作者: AMD
LogiCORE™ IP AXI Universal Asynchronous Receiver Transmitter (UART) Lite 可為非同步序列資料傳輸提供介面。
AXI Universal Asynchronous Receiver Transmitter (UART) 16550 連接 AMBA®（進階微控制器匯流排架構）進階可擴展介面 (Advanced eXtensible Interface, AXI)，並提供控制器介面進行非同步序列資料傳輸。這個軟式 IP 核心是為透過 AXI4-Lite 介面連接而設計。本文件所述的 AXI UART 16550 包括了在 National Semiconductor PC16550D UART with FIFOs 資料表中介紹的功能。
本文件多處提及 National Semiconductor PC16550D 資料表，規格請以該資料表為準。在「規格例外」一節強調 National Semiconductor PC16550D 和 AXI UART 16550 資料表之間的差異。
| LogiCORE™ | 版本 | AXI4 支援 | 軟體支援 | 支援的器件系列 |
|---|---|---|---|---|
| AXI UART 16550 | v2.0 | AXI4-Lite | Vivado™ 2016.3 | Kintex™ 7 UltraScale+™ Virtex™ 7 UltraScale+ Zynq™ 7000 UltraScale+ Kintex 7 UltraScale™ Virtex 7 UltraScale Artix™ 7 Kintex 7 Virtex 7 Zynq 7000 |
| AXI UART 16550 | v1.01a | AXI4-Lite | EDK™ 14.2 | Zynq 7000 Artix 7 Kintex 7 Virtex 7 Virtex 6 HXT / SXT / LXT Spartan™ 6 LX / LX |
特定 AMD 技術可能需要第三方的啟用或啟動。支援的功能可能會因作業系統而異。 如需特定功能，請向系統製造商確認。沒有技術或產品是絕對安全的。