作者: AMD
LogiCORE™ 50G IEEE 802.3 RS-FEC IP core 可實現 Reed-Solomon 前向錯誤修正 (Reed-Solomon Forward Error Correction, RS-FEC) 子層。
AMD 提供 50 Gigabit Reed-Solomon Forward Error Correction (RS-FEC) IP core，供資料中心與企業應用使用。此核心設計符合 25 G/50 G 乙太網路聯盟規格 3 之規格，可流暢連接 UltraScale™、Virtex UltraScale+™、Kintex™ UltraScale+ 及 Zynq™ UltraScale+ 器件上的 AMD 軟式 50 G 乙太網路子系統知識產權 (Intellectual Property, IP)。
硬體評估逾時時間 *：約 8 小時
| LogiCORE™ | 版本 | AXI 支援 | 軟體支援 | 支援的器件系列 |
|---|---|---|---|---|
| 50G IEEE 802.3 Reed-Solomon Forward Error Correction | v2.0 | AXI4-Lite | Vivado™ 2019.1 | Kintex™ UltraScale+™ Virtex™ UltraScale+ Zynq™ UltraScale+ Virtex UltraScale™ |
* 上述任何知識產權 (Intellectual Property, IP) 核心的硬體評估授權，可讓您在設計中參數化、產生並實體化這些核心。您也可以執行功能與時序模擬，並產生位元流，可以用來在硬體中下載並配置設計。
此表中的 IP 核心在程式設定的器件中會發揮完整功能一段時間。在此之後，IP 會「逾時」（停止運作），您將需要再次下載並設定現場可程式化閘陣列 (Field-Programmable Gate Arrays, FPGAs)。
特定 AMD 技術可能需要第三方的啟用或啟動。支援的功能可能會因作業系統而異。 如需特定功能，請向系統製造商確認。沒有技術或產品是絕對安全的。