• 影像縮放
    AMD Intellectual Property

JTAG to AXI Master

作者: AMD

LogiCORE™ JTAG to AXI Master IP 核心是一個可客製化的核心，能產生 AXI 交易，然後將 AXI 訊號內部驅動至系統的現場可程式化閘陣列 (Field Programmable Gate Arrays, FPGAs)。

  • 設計工具支援: Vivado Software
  • 隨附於: Vivado Software
  • 授權: End User License Agreement
  • 器件支援: Artix 7, Kintex 7, Kintex UltraScale, Kintex UltraScale+, Virtex 7, Virtex UltraScale, Virtex UltraScale+, Zynq 7000, Zynq UltraScale+ MPSoC