혁신적인 실리콘 및 우수한 도구로 시작되는 비용 효율적인 솔루션
가치 제고. 출시 시간 단축. 총 솔루션 비용 절감.
전체 솔루션 비용에는 실리콘 그 이상이 포함됩니다. FPGA 설계의 비용을 실질적으로 최적화하려면 패브릭 효율성, 패키징 특성, 설계 도구 비용 및 사용성, IP 라이선싱, 개발에 들어가는 노력 등을 고려해야 합니다.
AMD 비용 최적화 포트폴리오 디바이스는 성능 및 전력 절감에 최적화된 최첨단 실리콘 아키텍처를 제공합니다.1 AMD Vivado™ Design Suite는 성공적인 설계를 위한 검증된 방법을 통해 출시 기간을 단축하고 빠르게 수익을 창출할 수 있도록 합니다. 단일 공급업체로 설계를 단순화하고 총 솔루션 비용을 절감하세요.2
AMD의 차별점: 시스템 통합
보안, 인증, 통합. 출시 기간 단축.
보안 부팅에 기반한 안전한 시스템
보안 부팅은 보안 시스템의 토대로서, 디바이스에서 실행되는 코드의 진본성을 보장하고 IP를 보호합니다. AMD Spartan™ UltraScale+™ FPGA는 최신 CNSA 2.0 PQC(양자 내성 암호) 준수 및 FPGA 보안 부팅을 포함한 최첨단 보안 기능을 제공합니다.
CNSA 2.0 PQC를 준수하는 보안 부팅 및 다중 수준 보호로 시스템 보호:
- RSA-2048
- NIST 인증 AES-GCM 양자 내성 암호
- PUF(Physical Unclonable Function) 및 TRNG(True Random Number Generator)
- 변조 방지 기능
AMD가 최첨단 FPGA 및 SoC 보안 솔루션에서 리더십 성능을 제공하는 방법을 알아보세요.
신속한 기능 안전 인증 프로세스
실리콘 및 소프트웨어에 대한 TUV SUD 인증 안전 설계 흐름으로 시장 진입을 가속화하세요. AMD는 고객에게 종합적인 TUV SUD 인증 설계 흐름 솔루션을 제공하여 최종 시장에서 인증을 간소화 및 가속화합니다.
SoC 통합으로 설계 효율 극대화
단일 칩 솔루션으로 설계를 단순화하여 여러 디바이스의 기능을 통합하고 성능을 향상합니다. AMD 적응형 SoC를 사용하면 다음과 같은 이점이 있습니다.
- 통합 SoC를 통해 독립형 FPGA 솔루션 대비 전반적인 시스템 성능 개선 및 지연율 감소
- 통합 Arm® Cortex® 프로세서, Arm Mali™ GPU, 동영상 인코딩, 프로그래밍 가능 로직 등 작업에 적합한 컴퓨팅 엔진을 선택하여 애플리케이션 최적화
- 단일 칩 솔루션으로 공격 표면을 줄이고 보안을 강화하여 전반적인 시스템 취약성 감소
단일 칩 솔루션으로 AMD 적응형 SoC를 선택해야 하는 5가지 이유를 알아보세요.
AMD의 차별점: 설계 도구
다른 모든 제품을 뛰어넘는 규모를 선택할 수 있는데, 다른 옵션을 고려할 필요가 있을까요?
소중한 시간을 절약하세요. 불필요하게 반복하지 않고 추가 도구를 다운로드할 필요도 없습니다. Vivado Design Suite는 AMD 비용 최적화 FPGA용으로 간소화된 단일 개발 도구입니다. RTL 설계에서 구현 및 디버깅에 이르는 필요한 모든 기능을 포함하여 설계 흐름 전반에 걸쳐 완벽하게 통합됩니다.
우수한 타이밍 클로저3
타이밍 클로저를 위해 애쓰지 않고 성공적인 성과를 즉시 달성해 보세요. Vivado Design Suite를 활용하여 생산성을 극대화하면서 효율적으로 설계하세요.
반복 횟수를 줄이는 통합 흐름
Vivado Design Suite는 시뮬레이션에서 디버깅에 이르기까지 완벽하게 통합된 솔루션을 제공하므로 값비싼 타사 도구를 사용하지 않고도 출시 시간을 단축할 수 있습니다.
개발자 중심의 풍부한 기능
Vivado Design Suite는 광범위한 응용 분야에 적합한 500가지 이상의 기능과 IP로 구성된 탄탄한 무료 IP 카탈로그를 제공합니다.
AMD의 차별점: 실리콘
더 작고, 발열이 덜하며, 비용 최적화된 설계를 위한 혁신적인 아키텍처입니다.
Spartan UltraScale+ FPGA로 더 많은 작업을 수행하세요. 최첨단 패브릭 아키텍처, 최고급 주변 장치, 우수한 열 패키징4은 비용에 민감한 응용 분야에 업계 최고의 성능5을 제공합니다. 현재와 미래의 요구 사항에 맞는 장치를 만나보세요.
더욱 효율적인 설계
효율적인 아키텍처에서 비롯된 효율적인 설계로 경쟁사의 LUT4 아키텍처에 비해 LUT6의 활용도가 평균 40% 향상됩니다6.
더 높은 주파수
최고 속도 등급에서 동일한 16nm 공정 노드를 사용하는 경쟁사 대비 평균 1.8배 높은 FMAX를 달성합니다.5
더 적은 와트
Spartan UltraScale+ FPGA LUT6 아키텍처와 고성능 설계를 위한 고급 패키징으로 경쟁사의 LUT4 아키텍처에 비해 최대 46% 낮은 총 전력을 소비합니다.1
비용에 민감한 애플리케이션을 위한 적응형 솔루션
AMD는 비용에 민감한 애플리케이션을 위한 다양한 적응형 솔루션 포트폴리오를 제공합니다. AMD UltraScale+ 및 7 시리즈 FPGA 및 적응형 SoC는 가격에 민감한 고객을 위해 비용 최적화를 유지하면서 성능을 극대화하도록 설계된 LUT6 아키텍처에 기반합니다.
AMD Spartan UltraScale+ FPGA
- 28nm 이하 공정 기술로 제작된 FPGA에서 업계 최고 수준의 I/O-로직 셀 비율7
- 이전 세대에 비해 총 전력 소비량 최대 30% 감소8
AMD Artix™ UltraScale+ FPGA
- 네트워킹, 비디오, 비전 분야의 새로운 프로토콜을 위한 높은 트랜시버 총대역폭
- 이미지 및 비디오 처리, 실시간 제어, AI 추론을 위한 독보적인 고정 및 부동 소수점 DSP 컴퓨팅
AMD Zynq™ UltraScale+ MPSoC
- 단일 장치에 통합된 Arm 프로세서 시스템과 UltraScale™ 프로그래밍 가능 로직 아키텍처
- 높은 컴퓨팅 밀도를 위해 열 방출 기능이 향상된 초소형 패키지4
리소스
AMD 시작하기
리소스
경쟁사의 기존 LUT4 아키텍처에 비해 우수한 AMD FPGA의 장점
AMD Vivado Design Suite를 통해 설계 성과 극대화
연락처
AMD 비용 최적화 포트폴리오로 시작해 보세요.
라운지 가입하기
벤치마킹을 위한 전체 디자인 제품군을 사용할 수 있습니다. 직접 확인해 보세요.
각주
여기에 담긴 내용은 정보 제공만을 목적으로 하며, 고지 없이 변경될 수 있습니다. 어떤 기술이나 제품도 완전히 안전할 수는 없습니다. GD-122.
- AMD 전력 추정 도구(28nm의 경우 XPE_2019_1_2, 16nm의 경우 PDM_2024.1)와 Lattice Radiant 전력 추정 도구 2024.1에서 Lattice MachXO5-NX-25, CertusPro-NX50 및 MachXO5-NX-100T FPGA 대비 AMD Spartan UltraScale+ SU35P, SU50P 및 SU100P FPGA의 전력 소비량을 HP 속도 등급에서 비교 측정한 2024년 7월 AMD의 테스트를 기반으로 합니다. 총 전력 결과에는 Fabric 전력 및 HDIO만 포함됩니다. 제시된 결과는 비교할 경쟁사 제품을 선택할 때 정규 최대 주변 온도가 100°C이고 LUT6의 사용률이 40%인 것으로 가정합니다. 결과는 제품 출시 시점에 따라 바뀔 수 있으며 아키텍처, 패키지 크기, 속도 등급, 장치, 설계, 구성, 기타 요인에 따라 달라집니다. (SUS-014)
- AMD 비용 최적화 포트폴리오("COP")는 AMD 내부 가정, 추정, 최상의 근사치를 기반으로 '더 저렴한 솔루션'을 제공하도록 설계되었습니다. 본 주장은 AMD COP를 나타내는 것으로, 정보 제공 목적으로만 제공됩니다. AMD는 고객이 실제 테스트를 기반으로 구매 결정을 내릴 것을 권장합니다. 자세한 내용은 여기를 참조하세요. (COP-004)
- 2024년 9월 실시한 AMD 플레이스 앤 라우트 테스트를 기준으로, AMD Vivado 2024.1 및 Lattice Radiant Software 2024.1을 기본 모드에서 컴파일하는 26개의 오픈 코어 설계를 사용하여 AMD Artix UltraScale+ AU10P 디바이스와 Lattice Mach LFMXO5 디바이스를 150MHz FMAX 타겟에서, AMD Kintex UltraScale+ KU5P 디바이스와 Lattice Avant E70 디바이스를 200MHz FMAX 타겟에서 비교한 결과입니다. P&R 성능은 장치, 설계, 구성, 기타 요인에 따라 달라집니다. (VIV-011)
- 2024년 7월 게시된 θJa에 대한 표준 JESD51 정의를 사용하는 데이터 시트를 동급의 Lattice 패키지와 비교한 AMD의 분석에 기반합니다. 명시된 결과는 잠정적이며 아키텍처, 패키지 크기, 속도 등급, 장치, 설계, 구성, 기타 요인에 따라 달라집니다. (COP-002)
- (16nm) Lattice Avant E70 FPGA 대비 (16nm) AMD Artix UltraScale+ AU7P FPGA에 대해 30개 이상의 오픈 코어 설계에 대한 FMAX 비율의 평균을 계산하여 각각 최고 속도 등급에서 비교한 2024년 7월 AMD의 분석 결과에 기반합니다. 결과는 아키텍처, 장치, 속도 등급, 패키지 크기, 설계, 구성, 기타 요인에 따라 달라집니다. (AUS-010)
- 2024년 7월 AMD 테스트를 기반으로, LUT6 아키텍처 기반 AMD Artix 7 A100T(28nm) 및 Artix UltraScale+ AU7P(16nm)와 LUT4 아키텍처 기반 Lattice Nexus MachXO5 25(28nm) 및 Lattice Avant E70(16nm) 디바이스의 활용도 점수를 각각 AMD Vivado 2024.1 및 Lattice Radiant 2024.1에서 다양한 속도 등급의 평균 30개 이상의 개방형 코어 설계에서 비교 측정했습니다. 결과는 아키텍처, 장치, 속도 등급, 패키지 크기, 설계, 구성, 기타 요인에 따라 달라집니다. (COP-001)
- 로직 셀당 가장 높은 I/O는 AMD Spartan UltraScale+ SU10P FPGA의 제품 데이터 시트에 대한 AMD 내부 분석과 노드 크기가 28nm 이하인 Efinix, Intel, Lattice, Microchip 등 경쟁사 FPGA에 대해 공개된 데이터 시트를 기반으로 합니다. I/O당 비용 절감은 최소 200 GPIO가 필요한 설계에 대해 2024년 2월 기준 AMD Spartan UltraScale+ SU10P 및 Spartan 7 7550 FPGA의 AMD 정가를 기준으로 합니다. (SUS-011)
- 추정치는 2024년 1월 AMD 랩 내부 분석을 기반으로 하며, AMD Artix UltraScale+ AU7P FPGA의 로직 셀 수 차이를 기반으로 한 총 전력(정적 전력 + 동적 전력)을 계산하여 Xilinx Power Estimator(XPE) 도구 버전 2023.1.2를 사용하여 16nm AMD Spartan UltraScale+ SU35P FPGA과 28nm AMD Artix 7 7A35T FPGA의 전력을 추정하여 비교했습니다. 총 전력 추정치 및 예상치는 제품 출시 시점에 설계, 구성, 사용량, 기타 요인에 따라 달라집니다. (SUS-003)
- AMD 전력 추정 도구(28nm의 경우 XPE_2019_1_2, 16nm의 경우 PDM_2024.1)와 Lattice Radiant 전력 추정 도구 2024.1에서 Lattice MachXO5-NX-25, CertusPro-NX50 및 MachXO5-NX-100T FPGA 대비 AMD Spartan UltraScale+ SU35P, SU50P 및 SU100P FPGA의 전력 소비량을 HP 속도 등급에서 비교 측정한 2024년 7월 AMD의 테스트를 기반으로 합니다. 총 전력 결과에는 Fabric 전력 및 HDIO만 포함됩니다. 제시된 결과는 비교할 경쟁사 제품을 선택할 때 정규 최대 주변 온도가 100°C이고 LUT6의 사용률이 40%인 것으로 가정합니다. 결과는 제품 출시 시점에 따라 바뀔 수 있으며 아키텍처, 패키지 크기, 속도 등급, 장치, 설계, 구성, 기타 요인에 따라 달라집니다. (SUS-014)
- AMD 비용 최적화 포트폴리오("COP")는 AMD 내부 가정, 추정, 최상의 근사치를 기반으로 '더 저렴한 솔루션'을 제공하도록 설계되었습니다. 본 주장은 AMD COP를 나타내는 것으로, 정보 제공 목적으로만 제공됩니다. AMD는 고객이 실제 테스트를 기반으로 구매 결정을 내릴 것을 권장합니다. 자세한 내용은 여기를 참조하세요. (COP-004)
- 2024년 9월 실시한 AMD 플레이스 앤 라우트 테스트를 기준으로, AMD Vivado 2024.1 및 Lattice Radiant Software 2024.1을 기본 모드에서 컴파일하는 26개의 오픈 코어 설계를 사용하여 AMD Artix UltraScale+ AU10P 디바이스와 Lattice Mach LFMXO5 디바이스를 150MHz FMAX 타겟에서, AMD Kintex UltraScale+ KU5P 디바이스와 Lattice Avant E70 디바이스를 200MHz FMAX 타겟에서 비교한 결과입니다. P&R 성능은 장치, 설계, 구성, 기타 요인에 따라 달라집니다. (VIV-011)
- 2024년 7월 게시된 θJa에 대한 표준 JESD51 정의를 사용하는 데이터 시트를 동급의 Lattice 패키지와 비교한 AMD의 분석에 기반합니다. 명시된 결과는 잠정적이며 아키텍처, 패키지 크기, 속도 등급, 장치, 설계, 구성, 기타 요인에 따라 달라집니다. (COP-002)
- (16nm) Lattice Avant E70 FPGA 대비 (16nm) AMD Artix UltraScale+ AU7P FPGA에 대해 30개 이상의 오픈 코어 설계에 대한 FMAX 비율의 평균을 계산하여 각각 최고 속도 등급에서 비교한 2024년 7월 AMD의 분석 결과에 기반합니다. 결과는 아키텍처, 장치, 속도 등급, 패키지 크기, 설계, 구성, 기타 요인에 따라 달라집니다. (AUS-010)
- 2024년 7월 AMD 테스트를 기반으로, LUT6 아키텍처 기반 AMD Artix 7 A100T(28nm) 및 Artix UltraScale+ AU7P(16nm)와 LUT4 아키텍처 기반 Lattice Nexus MachXO5 25(28nm) 및 Lattice Avant E70(16nm) 디바이스의 활용도 점수를 각각 AMD Vivado 2024.1 및 Lattice Radiant 2024.1에서 다양한 속도 등급의 평균 30개 이상의 개방형 코어 설계에서 비교 측정했습니다. 결과는 아키텍처, 장치, 속도 등급, 패키지 크기, 설계, 구성, 기타 요인에 따라 달라집니다. (COP-001)
- 로직 셀당 가장 높은 I/O는 AMD Spartan UltraScale+ SU10P FPGA의 제품 데이터 시트에 대한 AMD 내부 분석과 노드 크기가 28nm 이하인 Efinix, Intel, Lattice, Microchip 등 경쟁사 FPGA에 대해 공개된 데이터 시트를 기반으로 합니다. I/O당 비용 절감은 최소 200 GPIO가 필요한 설계에 대해 2024년 2월 기준 AMD Spartan UltraScale+ SU10P 및 Spartan 7 7550 FPGA의 AMD 정가를 기준으로 합니다. (SUS-011)
- 추정치는 2024년 1월 AMD 랩 내부 분석을 기반으로 하며, AMD Artix UltraScale+ AU7P FPGA의 로직 셀 수 차이를 기반으로 한 총 전력(정적 전력 + 동적 전력)을 계산하여 Xilinx Power Estimator(XPE) 도구 버전 2023.1.2를 사용하여 16nm AMD Spartan UltraScale+ SU35P FPGA과 28nm AMD Artix 7 7A35T FPGA의 전력을 추정하여 비교했습니다. 총 전력 추정치 및 예상치는 제품 출시 시점에 설계, 구성, 사용량, 기타 요인에 따라 달라집니다. (SUS-003)