コスト効率の良いソリューションは革新的なシリコンと優れたツールから始まる
価値を拡大。タイム トゥ マーケットを短縮。ソリューションの総コストを削減。
ソリューションの総コストにはシリコン以外の要素も影響します。FPGA デザインのコストを本当に最適化するためには、ファブリック効率やパッケージ特性、デザイン ツールのコストと使いやすさ、IP ライセンス、開発工数など、さまざまな要素を考慮する必要があります。
AMD のコスト重視製品ポートフォリオのデバイスは、高性能かつ省電力を実現するために最適化された最先端のシリコン アーキテクチャを採用しています。1 デザインを確実に成功へと導く AMD Vivado™ Design Suite を活用することで、タイム トゥ マーケットを短縮し収益化を加速できます。単一ベンダーでデザインを簡素化し、ソリューションの総コストを削減しましょう。2
AMD が選ばれる理由: システム統合
セキュリティ。認証。統合。いち早く商品化。
セキュア ブートでシステム起動を保護
セキュア ブートは安全なシステムの根幹をなすもので、デバイス上で実行されるコードの信頼性を確保し、IP を保護します。AMD Spartan™ UltraScale+™ FPGA は、最新の CNSA 2.0 ポスト量子暗号 (PQC) への準拠や FPGA セキュア ブートを始めとする最先端のセキュリティ機能を提供します。
次に示すように、CNSA 2.0 PQC 準拠のセキュア ブートと多層保護により、システムのセキュリティを確保しています。
- RSA-2048
- NIST 認定の AES-GCM ポスト量子暗号化
- 物理複製困難関数 (PUF) と True Random Number Generator (TRNG)
- 改ざん防止機能
AMD が FPGA と SoC の最先端セキュリティ ソリューションの分野をリードできる理由をご確認ください。
迅速な機能安全認証
シリコンとソフトウェアを対象とした TUV SUD 認定の安全なデザイン フローで市場投入を加速させましょう。AMD の包括的な TUV SUD 認定デザイン フロー ソリューションが、複数エンド市場にわたる迅速かつ容易な認証取得を可能にします。
SoC 統合で設計業務をシンプル化
シングル チップ ソリューションはデザインを簡素化し、複数のデバイスの機能を統合するとともにパフォーマンスを大きく向上させます。AMD アダプティブ SoC があれば次のことができます。
- スタンドアロンの FPGA ソリューションと比較して、統合 SoC は全体的なシステム パフォーマンスとレイテンシ短縮が向上
- タスクに適した演算エンジンを選択してアプリケーションを最適化 (統合型 Arm® Cortex® プロセッサ、Arm Mali™ GPU、ビデオ エンコード、プログラマブル ロジックなど)
- シングル チップ ソリューションで攻撃対象領域を減らしてセキュリティを向上させ、システム全体の脆弱性を低減
シングル チップ ソリューションに AMD アダプティブ SoC を選ぶべき 5 つの理由をご確認ください。
AMD が選ばれる理由: デザイン ツール
優れた選択肢があれば妥協する理由はない。
貴重な時間を節約しましょう。不要な反復も、新たなツールをダウンロードする必要性も排除できます。Vivado Design Suite は、AMD のコスト重視 FPGA に合わせて効率化された単一の開発ツールです。デザイン フロー全体に統合されており、RTL デザインからインプリメンテーションやデバッグまで、必要とされるあらゆる機能を備えています。
優れたタイミング クロージャ3
そのままの設定で完成させることができ、タイミング クロージャには苦労しません。Vivado Design Suite で効率的にデザインしながら生産性を最大限に高められます。
フローの統合による反復の削減
Vivado Design Suite は、シミュレーションからデバッグまでが完全統合されたソリューションで、コストのかさむサードパーティ ツールが不要となるうえ、タイム トゥ マーケットが短縮されます。
開発者主導、多彩な機能
Vivado Design Suite の堅牢な無償 IP カタログには、広範なアプリケーション向けの機能や IP が 500 以上用意されています。
AMD が選ばれる理由: シリコン
よりコンパクトで、冷却性能を備えた、コスト重視のデザインを実現する革新的なアーキテクチャ
Spartan UltraScale+ FPGA で可能性を広げませんか。最先端のファブリック アーキテクチャ、最上位クラスのペリフェラル、優れた熱管理パッケージング技術4 を使用して、コスト重視のアプリケーションにおいて業界最高レベルのパフォーマンス5 を実現します。現在、そして将来的なニーズにも対応できる最適なデバイスを見つけてください。
効率的なデザイン
LUT6 アーキテクチャは、競合製品の LUT4 アーキテクチャ6 と比べて使用率が平均 40% 向上します。効率的なデザインは効率的なアーキテクチャから始まります。
高速クロック
同じ 16 nm プロセス ノードを使用した場合、最大スピード グレードで比較して、平均 1.8 倍高い FMAX を実現できます。5
省電力
Spartan UltraScale+ FPGA の LUT6 アーキテクチャと高性能デザイン向けの先進的なパッケージング技術を使用することで、競合製品の LUT4 アーキテクチャと比べて総消費電力を最大 46% 削減できます。1
コスト重視のアプリケーションに最適な適応型ソリューション
AMD は、コスト重視のアプリケーション向けに、幅広い適応型ソリューションを提供しています。AMD の UltraScale+ および 7 シリーズの FPGA とアダプティブ SoC は、LUT6 アーキテクチャを採用しており、最大性能を維持しながらコストを重視する顧客向けに最適化されています。
AMD Spartan UltraScale+ FPGA
- 28 nm 以下のプロセス テクノロジで製造された FPGA の中で業界最高の I/O 対ロジックセル比7
- 前世代と比較して、総消費電力を最大 30% 削減8
AMD Artix™ UltraScale+ FPGA
- トランシーバーの総帯域幅が高いため、ネットワーキング、ビデオ、ビジョン分野の新興プロトコルに対応可能
- 画像/動画処理、リアルタイム制御、AI 推論向けの優れた固定小数点および浮動小数点 DSP 演算能力
AMD Zynq™ UltraScale+ MPSoC
- Arm プロセッサ システムと UltraScale™ プログラマブル ロジック アーキテクチャを 1 つのデバイスに統合
- 放熱性に優れた超小型パッケージで高い演算密度を実現4
リソース
AMD 製品を活用
リソース
競合製品のレガシ LUT4 アーキテクチャに対する AMD FPGA の優位性
AMD Vivado Design Suite でデザインの完成度を最大限高める
お問い合わせ
AMD のコスト重視製品ポートフォリオで設計を開始。
ラウンジに参加
ベンチマーク評価に使用できるさまざまな設計ツールを提供しています。ぜひお試しください。
脚注
The information contained herein is for informational purposes only and is subject to change without notice.完全に安全なテクノロジや製品はありません。GD-122。
- 2024 年 7 月に AMD が実施したテスト結果に基づいています。AMD の消費電力見積もりツール (28 nm 用 XPE_2019_1_2、16 nm 用 PDM_2024.1) と Lattice Radiant 2024.1 の電力見積もり機能を使用して、AMD Spartan UltraScale+ SU35P、SU50P、および SU100P FPGA と Lattice MachXO5-NX-25、CertusPro-NX50、および MachXO5-NX-100T FPGA の消費電力を比較しました。これらはすべて HP スピード グレードで測定されています。合計消費電力には、ファブリックの消費電力と HDIO の消費電力のみが含まれています。結果は、最大周囲温度を 100°C として測定したもので、比較対象のデバイスを選ぶ際には LUT6 アーキテクチャの利用効率が 40% 優れていることを考慮しています。測定結果は、製品の市場投入後に変更される可能性があります。また、アーキテクチャ、パッケージ サイズ、スピード グレード、デバイス、設計、構成、およびその他の要因によって変動する可能性があります。(SUS-014)
- AMD のコスト重視製品ポートフォリオ (以下 "COP") は、AMD 社内での仮定、推定、最良近似に基づき、"低コストのソリューション" を提供するよう設計されています。この主張は、AMD COP を代表する内容であり、情報提供のみを目的としています。AMD は、実際のテスト結果に基づいて購入を判断することを推奨しています。詳しくは、こちらをご覧ください。(COP-004)
- 2024 年 9 月に実施した AMD 配置配線テストに基づいています。デフォルト モードの AMD Vivado 2024.1 と Lattice Radiant Software 2024.1 でコンパイルした 26 個のオープンコア デザインを使用し、AMD Artix UltraScale+ AU10P デバイスと Lattice Mach LFMXO5 デバイス (@ 150 MHz FMAX ターゲット)、AMD Kintex UltraScale+ KU5P デバイスと Lattice Avant E70 デバイス (@ 200 MHz FMAX ターゲット) を比較しました。P&R パフォーマンスは、デバイス、設計、構成などの要因によって変動する可能性があります。(VIV-011)
- 2024 年 7 月時点で公開されているデータシートに基づいて AMD が分析した結果に基づいています。JESD51 に定義されている θJa を使用して、Lattice の同等パッケージと比較しました。この結果は暫定的なものであり、アーキテクチャ、パッケージ サイズ、スピード グレード、デバイス、設計、構成、およびその他の要因によって変動する可能性があります。(COP-002)
- 2024 年 7 月に AMD が実施した分析結果に基づいています。30 個のオープンコア デザインの平均 FMAX を計算し、16 nm の AMD Artix UltraScale+ AU7P FPGA と 16 nm の Lattice Avant E70 FPGA をそれぞれの最大スピード グレードで比較しました。これらの結果は、アーキテクチャ、デバイス、スピード グレード、パッケージ サイズ、設計、構成、およびその他の要因によって変動する可能性があります。(AUS-010)
- 2024 年 7 月に AMD が実施したテスト結果に基づいています。LUT6 アーキテクチャ ベースの AMD Artix 7 A100T (28 nm) および Artix UltraScale+ AU7P (16 nm) と、LUT4 アーキテクチャ ベースの Lattice Nexus MachXO5 25 (28 nm) および Lattice Avant E70 (16 nm) デバイスの利用率を比較しました。AMD Vivado 2024.1 と Lattice Radiant 2024.1 をそれぞれ使用して、さまざまなスピード グレードで実施し、30 個のオープンコア デザインの平均値をとりました。これらの結果は、アーキテクチャ、デバイス、スピード グレード、パッケージ サイズ、設計、構成、およびその他の要因によって変動する可能性があります。(COP-001)
- 業界最高の I/O 対ロジック セル比は、AMD Spartan UltraScale+ SU10P FPGA の製品データシートと、Efinix、Intel、Lattice、Microchip の 28 nm 以下のノードサイズの競合 FPGA の公開されているデータシートに基づいて、AMD が社内分析した結果に基づいています。I/O あたりのコスト削減は、200 GPIO 以上を必要とするデザインにおいて、2024 年 2 月時点での AMD Spartan UltraScale+ SU10P と Spartan 7 7550 FPGA の AMD 価格リストに基づいています。(SUS-011)
- AMD ラボが 2024 年 1 月に実施した社内分析に基づいて予測したものです。この分析では、AMD Artix UltraScale+ AU7P FPGA のロジック セル数の差を考慮して合計消費電力 (スタティック + ダイナミック消費電力) を計算しています。Xilinx Power Estimator (XPE) ツールのバージョン 2023.1.2 を使用して、16 nm AMD Spartan UltraScale+ SU35P FPGA と 28 nm AMD Artix 7 7A35T FPGA の消費電力を見積もりました。合計消費電力の見積もり結果は、製品が市場にリリースされる際には異なる可能性があり、デザイン、構成、使用状況、およびその他の要因の影響を受けます。(SUS-003)
- 2024 年 7 月に AMD が実施したテスト結果に基づいています。AMD の消費電力見積もりツール (28 nm 用 XPE_2019_1_2、16 nm 用 PDM_2024.1) と Lattice Radiant 2024.1 の電力見積もり機能を使用して、AMD Spartan UltraScale+ SU35P、SU50P、および SU100P FPGA と Lattice MachXO5-NX-25、CertusPro-NX50、および MachXO5-NX-100T FPGA の消費電力を比較しました。これらはすべて HP スピード グレードで測定されています。合計消費電力には、ファブリックの消費電力と HDIO の消費電力のみが含まれています。結果は、最大周囲温度を 100°C として測定したもので、比較対象のデバイスを選ぶ際には LUT6 アーキテクチャの利用効率が 40% 優れていることを考慮しています。測定結果は、製品の市場投入後に変更される可能性があります。また、アーキテクチャ、パッケージ サイズ、スピード グレード、デバイス、設計、構成、およびその他の要因によって変動する可能性があります。(SUS-014)
- AMD のコスト重視製品ポートフォリオ (以下 "COP") は、AMD 社内での仮定、推定、最良近似に基づき、"低コストのソリューション" を提供するよう設計されています。この主張は、AMD COP を代表する内容であり、情報提供のみを目的としています。AMD は、実際のテスト結果に基づいて購入を判断することを推奨しています。詳しくは、こちらをご覧ください。(COP-004)
- 2024 年 9 月に実施した AMD 配置配線テストに基づいています。デフォルト モードの AMD Vivado 2024.1 と Lattice Radiant Software 2024.1 でコンパイルした 26 個のオープンコア デザインを使用し、AMD Artix UltraScale+ AU10P デバイスと Lattice Mach LFMXO5 デバイス (@ 150 MHz FMAX ターゲット)、AMD Kintex UltraScale+ KU5P デバイスと Lattice Avant E70 デバイス (@ 200 MHz FMAX ターゲット) を比較しました。P&R パフォーマンスは、デバイス、設計、構成などの要因によって変動する可能性があります。(VIV-011)
- 2024 年 7 月時点で公開されているデータシートに基づいて AMD が分析した結果に基づいています。JESD51 に定義されている θJa を使用して、Lattice の同等パッケージと比較しました。この結果は暫定的なものであり、アーキテクチャ、パッケージ サイズ、スピード グレード、デバイス、設計、構成、およびその他の要因によって変動する可能性があります。(COP-002)
- 2024 年 7 月に AMD が実施した分析結果に基づいています。30 個のオープンコア デザインの平均 FMAX を計算し、16 nm の AMD Artix UltraScale+ AU7P FPGA と 16 nm の Lattice Avant E70 FPGA をそれぞれの最大スピード グレードで比較しました。これらの結果は、アーキテクチャ、デバイス、スピード グレード、パッケージ サイズ、設計、構成、およびその他の要因によって変動する可能性があります。(AUS-010)
- 2024 年 7 月に AMD が実施したテスト結果に基づいています。LUT6 アーキテクチャ ベースの AMD Artix 7 A100T (28 nm) および Artix UltraScale+ AU7P (16 nm) と、LUT4 アーキテクチャ ベースの Lattice Nexus MachXO5 25 (28 nm) および Lattice Avant E70 (16 nm) デバイスの利用率を比較しました。AMD Vivado 2024.1 と Lattice Radiant 2024.1 をそれぞれ使用して、さまざまなスピード グレードで実施し、30 個のオープンコア デザインの平均値をとりました。これらの結果は、アーキテクチャ、デバイス、スピード グレード、パッケージ サイズ、設計、構成、およびその他の要因によって変動する可能性があります。(COP-001)
- 業界最高の I/O 対ロジック セル比は、AMD Spartan UltraScale+ SU10P FPGA の製品データシートと、Efinix、Intel、Lattice、Microchip の 28 nm 以下のノードサイズの競合 FPGA の公開されているデータシートに基づいて、AMD が社内分析した結果に基づいています。I/O あたりのコスト削減は、200 GPIO 以上を必要とするデザインにおいて、2024 年 2 月時点での AMD Spartan UltraScale+ SU10P と Spartan 7 7550 FPGA の AMD 価格リストに基づいています。(SUS-011)
- AMD ラボが 2024 年 1 月に実施した社内分析に基づいて予測したものです。この分析では、AMD Artix UltraScale+ AU7P FPGA のロジック セル数の差を考慮して合計消費電力 (スタティック + ダイナミック消費電力) を計算しています。Xilinx Power Estimator (XPE) ツールのバージョン 2023.1.2 を使用して、16 nm AMD Spartan UltraScale+ SU35P FPGA と 28 nm AMD Artix 7 7A35T FPGA の消費電力を見積もりました。合計消費電力の見積もり結果は、製品が市場にリリースされる際には異なる可能性があり、デザイン、構成、使用状況、およびその他の要因の影響を受けます。(SUS-003)