タイム トゥ マーケットの短縮
その他の要素を妥協することなくコスト重視デザインを実現
Spartan UltraScale+ FPGA は、コスト、消費電力、機能性、サイズを最適なバランスで実現し、ボード管理機能、I/O 拡張、IoT、ネットワーキングなど、さまざまなアプリケーションに対応できます。
実証と実績を長期にわたりお届け。
通常の製品寿命が 15 年を大きく超える AMD デバイスは、設計したシステムのライフサイクル全体にわたって安心してお使いいただけます。AMD 7 シリーズ FPGA およびアダプティブ SoC は 2040 年まで、AMD UltraScale+™ FPGA およびアダプティブ SoC は 2045 年まで対応しています。
AMD Spartan™ UltraScale+™ 製品の特長
エッジ デバイスに多くの機器やセンサーが接続されるようになり、大量のデータを安全に処理できるセキュアなデバイスの需要が高まっています。AMD が新たに提供するコスト重視で I/O 数が豊富な Spartan™ UltraScale+™ FPGA ファミリは、低コストかつ高電力効率で、最先端のセキュリティ機能を備えているため、これらの課題を解決できます。
多数の I/O、低消費電力、最先端のセキュリティ機能
- 28 nm 以下のプロセス テクノロジで製造された FPGA の中で業界最高の I/O 対ロジック セル比1
- 16 nm FinFET プロセスは、前世代と比較した場合、総消費電力を最大 30% 削減2
実績のあるデザイン ツールを使用してデザイン目標をすばやく達成
- 2012 年にリリースされた堅牢かつ高品質の AMD Vivado™ Design Suite
- 単一ツールですべての FPGA ポートフォリオを対象にシミュレーションから検証までサポート
信頼できるサプライヤーの製品でデザインを構築
- FPGA 業界を約 40 年牽引し、数十億のデバイスを出荷
- 15 年以上の製品ライフサイクルを提供し、フィールド アップグレードでデザインを長寿命化
基本的な構築ブロック
Spartan UltraScale+ FPGA は、高度な I/O 機能、低消費電力、最先端のセキュリティ機能を提供します。高速トランシーバー、大容量の内蔵メモリと外部メモリ、PCIe® Gen4 を活用できるため、幅広いアプリケーション要件に対応できる優れたソリューションとなります。
Spartan UltraScale+ FPGA の詳細
AMD Spartan UltraScale+ FPGA ウェビナー: 多数の I/O、低消費電力、最先端のセキュリティ機能を提供
Spartan UltraScale+ FPGA が備える豊富な I/O、省電力性、そして最先端のセキュリティ機能について詳しく解説します。また、AMD の信頼性の高いシリコン技術と実績ある設計ツールを活用して、市場投入までの時間を短縮する方法を学ぶことができます。
主な機能と利点
- 柔軟な I/O インターフェイス
- 低消費電力
- 最先端のセキュリティ機能
- 統合型ハード メモリ コントローラー
- MIPI および LVDS パフォーマンス
- スケーラビリティ
柔軟な I/O インターフェイス
Spartan UltraScale+ FPGA は、豊富な GPIO を提供し、レガシ プロトコルから最新のものまで、幅広い通信プロトコルをサポートしています。ネットワーキング、ビデオ、およびビジョン アプリケーションに対応した 16.3 Gb/s トランシーバーも搭載しています。また、これらのデバイスは、PCIe® Gen4、10GE Vision、CoaXPress 2.1、12G-SDI などの業界標準プロトコルに準拠しているため、市場投入までの時間を短縮できます。
低消費電力
Spartan UltraScale+ FPGA は、16 nm アーキテクチャを採用しているため、前世代デバイス (28 nm) と比較した場合、総消費電力を最大 30% 削減2 できます。ハード実装された DDR と PCIe インターフェイス IP を統合したより高集積なデバイスは、前世代デバイス (28 nm) と比較した場合、最大 60% の電力効率向上3 が可能となるため、システム全体の性能を向上させることができます。
Spartan UltraScale+ FPGA の電源供給は、電源レールの統合により簡素化され、必要な電圧レギュレータ数が削減されるため、電源シーケンスの複雑さも抑えられ、BOM の削減につながります。AMD は業界をリードする電源ベンダーと提携し、ディスクリート レギュレータや LDO から、電源シーケンス機能を統合した高度な電源管理 IC (PMIC) まで、柔軟な電源ソリューションを提供しています。さらに、AMD AECG の電源リファレンス デザインを活用することで、製品化までの期間を短縮し、電源ソリューションが設計要件を確実に満たせるようになります。
電源シーケンスの複雑さを軽減し、パートナー製のシーケンサーを活用する方法については、アプリケーション ノート Simplified Power Sequencing を参照してください。詳細は、AMD の電力効率のページをご覧ください。
最先端のセキュリティ機能
Spartan UltraScale+ FPGA は、進化する脅威に対応するため、NIST 承認のポスト量子暗号、PUF (Physically Unclonable Function) を使用した一意のデバイス ID、デバイス保護のための恒久的な改ざん防止策、DPA によるサイドチャネル攻撃からの保護、適応可能な AES-GCM 復号など、多層的なセキュリティを提供します。
統合型ハード メモリ コントローラー
一部のデバイスに搭載されている LPDDR4X/5 ハード メモリ コントローラーなどのハード IP によって電力効率が向上し、システム全体のパフォーマンスを向上させることができます。ハード化されたメモリ コントローラーにより、最大 4.2 Gb/s の高スループットでメモリに直接アクセスできます。また、解放された FPGA ファブリック リソースを使用して、より高価値なデザインを構築できます。
MIPI および LVDS パフォーマンス
最大 3.2 Gb/s の MIPI 性能を提供できる低コスト FPGA の Spartan UltraScale+ ファミリは、最先端のカメラ センサー キャプチャ/ディスプレイをサポートします。MIPI IP と関連するリファレンス デザイン ソリューションもこちらから提供しています。このファミリの LVDS パフォーマンスにより、SLVS-EC (CMOS イメージ センサー用) などのその他のプロトコルにも対応できます。
スケーラビリティ
TSMC 社の 16 nm 低消費電力 FinFET プロセスで構築された量産実績のある UltraScale™ アーキテクチャは、その他の 16 nm ファミリを含む幅広いポートフォリオに柔軟に対応する拡張性を備えています。開発者は、デザインへの投資を無駄にすることなく同じ IP、ツール フロー、エコシステムを活用して、複数の製品ポートフォリオでプラットフォームを共有できます。
アプリケーション
マシン ビジョン向けの柔軟な I/O
Spartan UltraScale+ FPGA は、産業および医療分野のマシン ビジョン システムに使用されるさまざまなセンサーや接続規格に対応するために、低レイテンシのインターフェイスと処理機能を提供します。また、この FPGA ファミリは、広範な通信プロトコルとの互換性を提供し、小規模デバイスや低電力デバイスでも利用可能です。
産業およびヘルスケア分野の多様なデータを収集
より高度なデータ収集技術が求められる中、Spartan UltraScale+ FPGA は柔軟な I/O とオンチップ メモリを提供し、エッジでの効率的な処理を可能にします。低消費電力、拡張可能なネットワーキング、高度なセキュリティ機能を実現できるため、センサー アグリゲーションや POC システムなどのアプリケーションに最適です。
低コストで実現できるデータセンター向けの I/O 拡張およびベースボード管理コントローラー (BMC)
サーバー メーカーのマザーボード設計がますます複雑化する中、Spartan UltraScale+ FPGA は、電力管理や柔軟な I/O、汎用ボード管理コントローラーなどのリファレンス デザインを提供し、データセンター サーバーの I/O ニーズに迅速に応えることができます。Spartan UltraScale+ FPGA は、さまざまなサーバー ホスト プロセッサのマザーボードやボード管理コントローラー カードに応じて拡張できるデバイス ファミリです。
ビデオ キャプチャ カードのブロードキャスト効率向上
Spartan UltraScale+ FPGA は高度なブロードキャスト技術を実現し、革新的な機能を提供します。PCIe® Gen4 とハード メモリ コントローラー LPDDR4x/5 を使用するこれらのカードは、高品質なベースバンド ビデオを効率的に伝送します。リアルタイム伝送と高効率処理が実現することで、ビデオ キャプチャ プロセスがシンプルになり、ブロードキャスト ワークフローが合理化します。
製品一覧
| SU10P | SU25P | SU35P | SU45P | SU60P | SU65P | SU100P | SU150P | SU200P | |
|---|---|---|---|---|---|---|---|---|---|
| システム ロジック セル (K) | 11 | 22 | 36 | 53 | 66 | 66 | 101 | 138 | 219 |
| CLB LUT (K) | 5 | 10 | 16 | 24 | 30 | 30 | 46 | 63 | 100 |
| DSP スライス | 24 | 36 | 48 | 96 | 144 | 144 | 144 | 384 | 384 |
| 総 RAM (Mb)* | 1.77 | 1.84 | 1.93 | 3.03 | 4.10 | 4.37 | 5.98 | 11.65 | 26.79 |
| 統合メモリ コントローラー LPDDR4X/5 | 0 | 0 | 0 | 0 | 0 | 2 | 2 | 2 | 2 |
| トランシーバー (16.375 Gb/s または 12.5 Gb/s) | 0 | 0 | 0 | 4 | 4 | 4 | 4 | 8 | 8 |
| PCI Express® | 0 | 0 | 0 | 1x Gen4x4 | 1x Gen4x4 | 1x Gen4x4 | 1x Gen4x4 | 1x Gen4x8 または 2x Gen4x4 |
1x Gen4x8 または 2x Gen4x4 |
| 最大 I/O ピン数 | 304 | 304 | 304 | 262 | 262 | 478 | 478 | 572 | 572 |
* 総 RAM = 最大分散 RAM + 総ブロック RAM + 総 UltraRAM
上記の表に記載されているすべてのデータについては、デバイスのデータシートまたは製品ガイドでご確認ください。
利用開始
量産シリコンに対応した実証済みの HW/SW サポート、ツール、サンプル デザイン、および関連資料を活用することで、設計をすぐに開始でき、市場投入までの期間を短縮できます。UltraScale™ アーキテクチャの設計ツールおよび設計手法について詳しく学びたい方は、次のリソースをご活用ください。
AMD SCU35 評価キット
Spartan UltraScale+ SU35P FPGA を搭載した SCU35 評価キットは、幅広いセンサーおよびペリフェラル向けインターフェイス オプションを備え、多様なアプリケーションに対応する低コストの開発プラットフォームです。
UltraScale アーキテクチャのデータシートを確認
UltraScale アーキテクチャの各製品仕様をご確認いただけます。
Spartan UltraScale+ 向け Vivado
AMD Vivado™ Design Suite が、プッシュボタン タイミング クロージャと少ないイテレーション サイクルによって Spartan UltraScale+ の設計開発を加速する方法について詳しくご覧ください。
AMD セールスに問い合わせる
当社のセールス チームは、価格に関するお問い合わせやプリプロダクション デバイス向けセキュア サイトへのアーリー アクセスなど、お客様のニーズに合わせたサポートに対応いたします。
その他のサポートおよびリソース
営業に問い合わせ
AMD のセールス チームがお客様のニーズに合ったベストな技術的判断ができるようお手伝いいたします。
脚注
- I/O 対ロジック セル比が最も高いという評価は、AMD Spartan UltraScale+ SU10P FPGA の製品データシートと、Efinix、Intel、Lattice、Microchip によるノード サイズ 28 nm 以下の競合 FPGA の公開データシートを比較した、AMD 社内の分析に基づいています。I/O あたりのコスト削減は、200 以上の GPIO を必要とするデザインにおいて、2024 年 2 月時点の AMD の標準価格に基づいて、Spartan UltraScale+ SU10P と Spartan 7 7550 を比較した結果によるものです。(SUS-011)
- AMD ラボが 2024 年 1 月に実施した社内分析に基づいて予測したものです。この分析では、AMD Artix UltraScale+ AU7P FPGA のロジック セル数の差を考慮して合計消費電力 (スタティック + ダイナミック消費電力) を計算しています。Xilinx Power Estimator (XPE) ツールのバージョン 2023.1.2 を使用して、16 nm AMD Spartan UltraScale+ SU35P FPGA と 28 nm AMD Artix 7 7A35T FPGA の消費電力を見積もりました。合計消費電力の見積もり結果は、製品が市場にリリースされる際には異なる可能性があり、デザイン、構成、使用状況、およびその他の要因の影響を受けます。(SUS-003)
- この予測は、AMD が 2024 年 1 月に実施した社内分析に基づくものです。Artix UltraScale+ AU7P FPGA のロジック スケール数を基準とした合計消費電力 (スタティック消費電力 + ダイナミック消費電力) の計算を用いて、Spartan UltraScale+ SU200P FPGA と Artix 7 7A200T FPGA の総消費電力を推定しました。推定には、Xilinx Power Estimator (XPE) ツール バージョン 2023.1.2 を使用しています。総消費電力の結果は、製品が市場投入される際に変動する可能性があり、デザイン、構成、使用状況、その他の条件によって異なります。(SUS-006)
脚注
- I/O 対ロジック セル比が最も高いという評価は、AMD Spartan UltraScale+ SU10P FPGA の製品データシートと、Efinix、Intel、Lattice、Microchip によるノード サイズ 28 nm 以下の競合 FPGA の公開データシートを比較した、AMD 社内の分析に基づいています。I/O あたりのコスト削減は、200 以上の GPIO を必要とするデザインにおいて、2024 年 2 月時点の AMD の標準価格に基づいて、Spartan UltraScale+ SU10P と Spartan 7 7550 を比較した結果によるものです。(SUS-011)
- AMD ラボが 2024 年 1 月に実施した社内分析に基づいて予測したものです。この分析では、AMD Artix UltraScale+ AU7P FPGA のロジック セル数の差を考慮して合計消費電力 (スタティック + ダイナミック消費電力) を計算しています。Xilinx Power Estimator (XPE) ツールのバージョン 2023.1.2 を使用して、16 nm AMD Spartan UltraScale+ SU35P FPGA と 28 nm AMD Artix 7 7A35T FPGA の消費電力を見積もりました。合計消費電力の見積もり結果は、製品が市場にリリースされる際には異なる可能性があり、デザイン、構成、使用状況、およびその他の要因の影響を受けます。(SUS-003)
- この予測は、AMD が 2024 年 1 月に実施した社内分析に基づくものです。Artix UltraScale+ AU7P FPGA のロジック スケール数を基準とした合計消費電力 (スタティック消費電力 + ダイナミック消費電力) の計算を用いて、Spartan UltraScale+ SU200P FPGA と Artix 7 7A200T FPGA の総消費電力を推定しました。推定には、Xilinx Power Estimator (XPE) ツール バージョン 2023.1.2 を使用しています。総消費電力の結果は、製品が市場投入される際に変動する可能性があり、デザイン、構成、使用状況、その他の条件によって異なります。(SUS-006)
