屢經考驗。深受信賴。歷久彌新。
有了至少 15 年起跳的典型使用壽命，您可以放心依靠 AMD 器件來維持您設計的生命週期：AMD 7 系列 FPGA 和自適應 SoC 的供貨期延長到 2040 年，AMD UltraScale+™ FPGA 和自適應 SoC 則延長到 2045 年。
AMD Spartan™ UltraScale+™ 產品優勢
由於邊緣端連接的器件和感測器越來越多，所以需要能處理大量資料的安全器件。全新的成本最佳化 AMD Spartan™ UltraScale+™ FPGA 系列，不僅具有高 I/O，亦透過提供實惠成本、出色能效和現代安全功能，協助設計人員迅速因應這些挑戰。
高 I/O、低功耗，具備最高水準的安全功能
- 採用 28 奈米與更低製程技術製造的 FPGA，有著業界最高的 I/O 對邏輯單元比1
- 相較於前一代，16 奈米 FinFET 製程最高可將總耗電量減少 30％2
使用歷經實證的設計工具加快設計收斂速度
- 自 2012 年至今，始終穩定投產且品質卓越的 Vivado™ Design Suite
- 一項工具就能因應整個 FPGA 產品組合的模擬至驗證作業
值得信賴的供應商，一次設計抵用數年
- AMD 的 FPGA 事業已發展近 40 年，器件出貨量達到數十億
- 產品生命週期逾 15 年，現場可升級性有助於獲得最長的設計壽命
加快上市時間
支援對成本敏感的設計，再也不會難以取捨
Spartan UltraScale+ FPGA 一應俱全，不論是價格、功耗、功能或是尺寸，都能達到深具競爭力的平衡，並支援板卡管理控制、I/O 擴充、IoT、網路使用案例等。
基礎建構模塊
Spartan UltraScale+ FPGA 提供先進的 I/O 功能、低功耗和最高水準的安全功能。此系列搭載了高速收發器、強大的內建和外部記憶體及 PCIe® Gen4，可為各式各樣的應用提供穩健可靠的解決方案。
賦予嵌入式系統強大能力
滿足 I/O 密集型應用的效能要求
高 I/O、低功耗、強大的安全功能，再加上先進的連線能力，全部整合至一個小巧封裝中。瞭解選用 Spartan UltraScale+ FPGA 進行設計的五大理由。
以成本最佳化的 FPGA 和自適應 SoC 解放創新
機器視覺和邊緣 AI 等創新需要有具彈性、可節能且低成本的新架構。本電子書探討 FPGA、自適應 SoC、ASIC 和其他標準處理器之間的差異，協助您決定最適合您應用的方法。瞭解如何提升您的下一個設計，以因應現代創新日益提升的複雜性，而不犧牲效能或效率。
功能與優點
- 靈活的 I/O 介面
- 低功耗
- 最高水準的安全性
- 強化記憶體控制器
- MIPI 與 LVDS 效能
- 擴充性
靈活的 I/O 介面
Spartan UltraScale+ FPGA 提供高通用輸入輸出 (General Purpose Input Output, GPIO) 數、傳統和新興協定支援，以及用於網路、視訊和視覺應用的 16.3 Gb/s 收發器。這些器件亦符合業界標準，例如 PCIe® Gen4、10 GE Vision、CoaXPress 2.1 和 12G-SDI，有助於加快上市時間。
低功耗
Spartan UltraScale+ FPGA 採用 16 奈米架構，與先前密度較低的 28 奈米器件相比，總功耗最多降低達 30％3。密度較高的器件（包括強化 DDR 和 PCIe 介面 IP），能效較先前的 28 奈米器件提升達 60％4，整體系統效能因而獲得大幅強化。
最高水準的安全性
Spartan UltraScale+ FPGA 採取 NIST 核准的後量子密碼技術，提供穩健可靠的多層安全性，並透過物理不可複製函數，達成唯一裝置識別機制，同時還搭載永久防竄改功能可保護器件，並能利用 DPA 反制措施防範旁路攻擊，此外還有可自行調適的進階加密標準伽羅瓦計數器模式 (Advanced Encryption Standard Galois Counter Mode, AES-GCM) 解密技術，藉此因應瞬息萬變的威脅。
強化記憶體控制器
與其高能效表現相襯的是硬核 IP 帶來的強化效能，比方說特定器件型號就搭載了強化的 LPDDR4x/5 記憶體控制器。這種經過強化的記憶體控制器，可直接以最高 4.2 Gb/s 的高輸送量存取記憶體，並降低高價值設計區塊的 FPGA 網狀架構資源使用率。
MIPI 與 LVDS 效能
Spartan UltraScale+ 系列具備成本最佳化 FPGA，可提供最高達 3.2 Gb/s 的 MIPI 效能，並支援先進的鏡頭感測器擷取及顯示。欲取得完整的 MIPI IP 和參考設計解決方案，也可參見此處。此系列的電壓差分訊號 (Low Voltage Differential Signaling, LVDS) 效能亦支援多種不同協定，包括 SLVS-EC（用於 CMOS 影像感測器）。
擴充性
經過投產實證的 UltraScale™ 架構，採用 TSMC 的 16 奈米低功耗 FinFET 製程打造而成，可進一步擴充至其他 16 奈米系列及其他系列產品。開發人員可以運用相同的 IP、工具流程和生態系統，使設計投資不至於浪費，進而打造出可重複利用於多款系列產品的統一平台。
應用程式
適用於機器視覺的靈活 I/O
Spartan UltraScale+ FPGA 為工業和醫療領域所用機器視覺系統的各種感測器和連線標準，提供低延遲的介面和處理能力。FPGA 系列亦與多種通訊協定相容，且器件能維持小巧外型和低功耗表現。
適合工業和醫療保健應用的多功能資料擷取
隨著市場對於先進資料擷取功能的需求不斷成長，Spartan UltraScale+ FPGA 為邊緣提供了相當靈活的 I/O、晶片上記憶體及高效率處理能力。具備低功耗、可擴充網路和進階安全性等特點，因此成為感測器彙總和照護點醫療系統等應用的理想首選。
經濟實惠的 I/O 擴充和基板管理控制器 (BMC)，專為資料中心量身打造
由於伺服器製造商的主機板設計愈趨複雜，您需要 Spartan UltraScale+ FPGA 提供電源管理、彈性 I/O 和參考設計（例如通用主機板管理控制器），以便充分因應資料中心伺服器 I/O 市場的需求。Spartan UltraScale+ FPGA 器件系列的產品定位，便是要能配合各種伺服器主機處理器主機板和主機板管理控制卡進行擴充。
加速視訊擷取卡的廣播效率
Spartan UltraScale+ FPGA 運用先進廣播技術賦予的強大功能，帶來了與眾不同的革新功能。有了 PCIe® Gen4 和硬式記憶體控制器 LPDDR4x/5，這些擷取卡即可順利擷取和傳輸高畫質基頻視訊。即時傳輸和高效率處理能力，簡化了視訊擷取流程，也精簡了廣播工作流程。
產品表格
| SU10P | SU25P | SU35P | SU50P | SU55P | SU65P | SU100P | SU150P | SU200P | |
|---|---|---|---|---|---|---|---|---|---|
| 系統邏輯單元 (K) | 11 | 22 | 36 | 52 | 52 | 65 | 100 | 137 | 218 |
| DSP 配量 | 24 | 36 | 48 | 96 | 96 | 144 | 144 | 384 | 384 |
| RAM 總量 (Mb)* | 1.77 | 1.84 | 1.93 | 2.91 | 2.91 | 4.31 | 5.89 | 11.65 | 26.79 |
| 收發器（16.375 Gb/s 或 12.5 Gb/s） | 0 | 0 | 0 | 0 | 0 | 4 | 4 | 8 | 8 |
| PCI Express® | 0 | 0 | 0 | 0 | 0 | 1x Gen4x4 | 1x Gen4x4 | 1x Gen4x8 或 2x Gen4x4 | 1x Gen4x8 或 2x Gen4x4 |
| 最大 I/O 針腳數 | 304 | 304 | 304 | 388 | 352 | 478 | 478 | 572 | 572 |
* RAM 總量 = 最大分散式 RAM + 總區塊 RAM + 總 UltraRAM
開始
搶先體驗計畫
Spartan UltraScale+ FPGA 晶片樣品將於 2025 年上半年釋出。如果有興趣搶先在 Vivado Design Suite 上體驗 Spartan UltraScale+ 系列和樣品晶片，請聯絡您的 AMD 銷售代表。
Spartan UltraScale+ FPGA 產品簡介
成本最佳化且高 I/O 的 Spartan UltraScale+ 系列，專為要求安全性及低功耗的應用而打造
支援與資源
聯絡銷售人員
我們的銷售團隊會根據您的特定需求，協助您做出最佳的技術決策。
尾註
- 基於截至 2024 年 2 月的 Spartan UltraScale+ FPGA 產品資料表，對比 Efinix、Intel、Lattice 和 Microchip 的資料表，針對同等的 28 奈米和更低節點大小的 FPGA，比較總 I/O 對邏輯單元比。(SUS-11)
- 此推估是根據 2024 年 1 月的 AMD 實驗室內部分析，使用根據 Artix™ UltraScale+ AU7P FPGA 邏輯單元計數差異的總功耗計算（靜態加動態功耗），去估算 16 奈米 Spartan UltraScale+ SU35P FPGA 對比 28 奈米 Artix 7 7A35T FPGA 的功耗，估算工具是 Xilinx Power Estimator (XPE) 工具 2023.1.2 版。實際總功耗在最終產品上市時，會因配置、設計、使用情況和其他因素而有所不同。(SUS-03)
- 此推估是根據 2024 年 1 月的 AMD 實驗室內部分析，使用根據 Artix™ UltraScale+ AU7P FPGA 邏輯單元計數差異的總功耗計算（靜態加動態功耗），去估算 16 奈米 Spartan UltraScale+ SU35P FPGA 對比 28 奈米 Artix 7 7A35T FPGA 的功耗，估算工具是 Xilinx Power Estimator (XPE) 工具 2023.1.2 版。實際總功耗在最終產品上市時，會因配置、設計、使用情況和其他因素而有所不同。(SUS-03)
- 此推估是根據 2024 年 1 月的 AMD 內部分析，使用根據 Artix UltraScale+ AU7P FPGA 邏輯規模計數的總功耗計算（靜態加動態功耗），去估算 Spartan UltraScale+ SU200P FPGA 對比 Artix 7 7A200T FPGA 的總功耗，估算工具是 Xilinx Power Estimator (XPE) 工具 2023.1.2 版。實際總功耗介面可能會在產品上市時，因配置、設計、使用情況和其他因素而有所不同。(SUS-06)
尾註
- 基於截至 2024 年 2 月的 Spartan UltraScale+ FPGA 產品資料表，對比 Efinix、Intel、Lattice 和 Microchip 的資料表，針對同等的 28 奈米和更低節點大小的 FPGA，比較總 I/O 對邏輯單元比。(SUS-11)
- 此推估是根據 2024 年 1 月的 AMD 實驗室內部分析，使用根據 Artix™ UltraScale+ AU7P FPGA 邏輯單元計數差異的總功耗計算（靜態加動態功耗），去估算 16 奈米 Spartan UltraScale+ SU35P FPGA 對比 28 奈米 Artix 7 7A35T FPGA 的功耗，估算工具是 Xilinx Power Estimator (XPE) 工具 2023.1.2 版。實際總功耗在最終產品上市時，會因配置、設計、使用情況和其他因素而有所不同。(SUS-03)
- 此推估是根據 2024 年 1 月的 AMD 實驗室內部分析，使用根據 Artix™ UltraScale+ AU7P FPGA 邏輯單元計數差異的總功耗計算（靜態加動態功耗），去估算 16 奈米 Spartan UltraScale+ SU35P FPGA 對比 28 奈米 Artix 7 7A35T FPGA 的功耗，估算工具是 Xilinx Power Estimator (XPE) 工具 2023.1.2 版。實際總功耗在最終產品上市時，會因配置、設計、使用情況和其他因素而有所不同。(SUS-03)
- 此推估是根據 2024 年 1 月的 AMD 內部分析，使用根據 Artix UltraScale+ AU7P FPGA 邏輯規模計數的總功耗計算（靜態加動態功耗），去估算 Spartan UltraScale+ SU200P FPGA 對比 Artix 7 7A200T FPGA 的總功耗，估算工具是 Xilinx Power Estimator (XPE) 工具 2023.1.2 版。實際總功耗介面可能會在產品上市時，因配置、設計、使用情況和其他因素而有所不同。(SUS-06)