經實證的快速設計開發途徑

AMD Vivado™ Design Suite 是一套免費且簡單易用的整合式工具鏈，可加速 AMD Spartan™ UltraScale+™ FPGA 的設計與實作流程。以簡單易用的工具，全面釋放 Spartan 最新系列產品的高 I/O 效能、低功耗，以及強大安全功能等特色。

流程一體化

集模擬、合成、佈局與繞線及除錯於一身的整合式工具鏈

直觀易用時序收斂

使用效能經實證且直觀易用的流程達成 FMAX 目標

多種 IP 核心可供選用

有將近 400 種軟式 IP 核心可供選用，且能在 Spartan UltraScale+ FPGA 中實現全新硬式區塊流暢整合

閱讀部落格
curved transparent to black top gradient divider

流程一體化，減少設計迭代次數

Vivado Design Suite 可省去使用多種工具的需求，減少迭代次數並簡化除錯作業。設計師可以透過適用於 Spartan UltraScale+ 的多合一流程，來縮短完整設計週期和小幅更新所需時間。

  • 整合式工具鏈：透過單一統合流程進行模擬、合成、佈局與繞線以及除錯
  • 進階功能：同類最佳的 QoR 和時序分析

觀看此逐步教學影片，快速推動您的 Spartan UltraScale+ FPGA 專案。瞭解如何實際打造應用，並探索 Vivado 工具流程：從設計輸入，到全新硬式區塊整合、實作與除錯。

curved transparent to black divider

直觀易用時序收斂

您可以使用 Vivado Design Suite 直觀易用的流程，來達成 Spartan UltraScale+ FPGA 效能目標，協助省去以試誤方式進行限制調整的麻煩，並降低採用成本更高昂之速度等級以滿足時序需求的必要性。

  • AMD Vivado Design Suite 2025.1 和 Spartan UltraScale+ SU35P FPGA 以最高 250 MHz 的時脈，搭配上直觀易用的流程，在不進行任何設計變更的狀態下平均合格率達 92%1
  • 最佳化實作：運用預先調整好的佈局與繞線策略，無需具備深度的工具專業知識，也無需進行手動調整
  • 相較於上一代產品，推估可減少高達 30% 的功耗2
Spartan UltraScale+ (SU35P) 設計以直觀易用的流程滿足時序相關需求
SU35P 在 -1（最慢）速度等級時
97.8%
91.3%
80.4%
0
20
40
60
80
100
120
150 MHz
200 MHz
250 MHz

SU35P 目標頻率

SU35P 在 -2（最快）速度等級時
97.8%
95.1%
84.4%
0
20
40
60
80
100
120
200 MHz
250 MHz
300 MHz

SU35P 目標頻率

curved transparent to black top gradient divider

多樣的硬式與軟式 IP 組合

運用豐富且預先驗證的 IP 選項，結合 Spartan UltraScale+ FPGA 的硬式區塊與 Vivado IP 目錄中的軟式 IP 組合，加速設計實現。有了簡化的整合流程，您可以更專注地開發應用，不必從頭構築基礎架構。

  • 加速設計週期：活用現成的基礎架構 IP
  • 著重於差異化：將心力投注於關鍵所在：您的應用
  • 全新硬式 IP：DDR4、PCIe® Gen4 和安全性區塊
  • 軟式 IP：有將近 400 種核心可供選用，讓您快速推動設計
  • 簡化整合作業：使用 Vivado IP Integrator，輕鬆整合軟、硬核心 
探索 IP 目錄
AMD Vivado™ Design Suite for AMD Spartan™ UltraScale+™ FPGAs solution rief cover
檢視解決方案簡介
curved transparent to black divider
curved transparent to black top gradient divider

資源

網路研討會與指南影片
所有適用於 Spartan UltraScale+ 的 Vivado 影片
curved transparent to black divider

開始

Power Design Manager

適用於 AMD Versal、UltraScale+ 和 Kria™ 設計的新一代獨立功耗估算工具，實現準確且迅速的預算編算。

開始使用 Power Design Manager

Vivado™ Design Suite

AMD 的自適應 FPGA/SoC 設計套件：頂級合成、實作、動態 IP、功耗/時序收斂，有免費版和企業版可供選用。

立即下載 Vivado
curved transparent to black top gradient divider

聯絡我們

註冊以獲得硬體工具的最新消息，或是聯絡 Vivado Design Suite 專家以提出問題或提供回饋

註冊
聯絡銷售人員
尾註
  1.  VIV-018
    根據 AMD 於 2025 年 7 月，以 Spartan UltraScale+ SU35P FPGA 為設計目標，針對 Vivado Design Suite 2025.1 進行的最差負時序餘量測試。-1（最慢）速度等級這一組有 46 個設計作為測試樣本，目標頻率為 (150 MHz–250 MHz)；-2（最快）速度等級這一組有 41 個設計作為測試樣本，目標頻率為 (200 MHz–250 MHz)。結果會因器件、設計、配置和其他因素而異。
  2. SUS-003
    此推估是根據 2024 年 1 月的 AMD 實驗室內部分析，使用根據 AMD Artix UltraScale+ AU7P FPGA 邏輯單元計數差異的總功耗計算（靜態加動態功耗），去估算 16 nm AMD Spartan UltraScale+ SU35P FPGA 對比 28 nm AMD Artix 7 7A35T FPGA 的功耗，估算工具是 Xilinx Power Estimator (XPE) 工具 2023.1.2 版。實際總功耗在最終產品上市時，會因配置、設計、使用情況和其他因素而有所不同。