빠른 설계 개발을 향한 검증된 방법

사용하기 쉬운 무료 통합 툴체인인 AMD Vivado™ Design Suite를 사용하여 AMD Spartan™ UltraScale+™ FPGA의 설계 및 구현을 가속화하세요. 복잡한 구성 없이도 최신 Spartan 제품군의 높은 I/O, 저전력, 강력한 보안 기능을 활용할 수 있습니다.

통합 흐름

시뮬레이션, 합성, 배치 및 라우팅, 디버그를 위한 통합 툴체인

푸시 버튼 타이밍 클로저

푸시 버튼 플로우를 사용하여 입증된 성능으로 FMAX 목표 달성

광범위한 IP 코어 선택 가능

Spartan UltraScale+ FPGA에서 원활한 새로운 하드 블록을 통합할 수 있을 뿐만 아니라 거의 400개에 달하는 광범위한 소프트 IP 코어 중에서 선택할 수 있습니다.

블로그 확인하기
curved transparent to black top gradient divider

설계 반복 횟수를 줄이는 통합 흐름

Vivado Design Suite를 사용하면 여러 도구가 필요하지 않으므로 반복 횟수를 줄이고 간편하게 디버깅을 수행할 수 있습니다. 설계자는 Spartan UltraScale+ FPGA를 위한 올인원 흐름을 통해 전체 설계 주기와 소규모 업데이트를 가속화할 수 있습니다.

  • 통합 툴체인: 하나의 응집력 있는 흐름에서 이루어지는 시뮬레이션, 합성, 배치 및 라우팅, 디버그
  • 고급 기능: 동급 최고의 QoR 및 타이밍 분석

이 단계별 동영상 튜토리얼을 시청하여 Spartan UltraScale+ FPGA 프로젝트를 바로 시작해 보세요. 실제 애플리케이션을 구축하고 설계 입력부터 새로운 하드 블록 통합, 구현 및 디버그까지 Vivado 도구 흐름을 탐색하는 방법을 알아보세요.

curved transparent to black divider

푸시 버튼 타이밍 클로저

Spartan UltraScale+ FPGA의 경우, Vivado Design Suite를 사용하면 푸시 버튼 플로우로 성능 목표를 달성할 수 있으며, 시행착오적인 제약 조건 조정과 타이밍을 맞추기 위해 더 높은 비용의 속도 등급으로 전환할 필요성이 줄어듭니다.

  • AMD Vivado Design Suite 2025.1과 Spartan UltraScale+ SU35P FPGA는 설계 변경 없이 푸시 버튼 플로우를 사용하여 최대 250MHz에서 평균 92%의 통과율 제공1
  • 최적화된 구현: 심층적인 도구 전문 지식이나 수동 조정 필요 없이 사전 조정된 배치 및 라우팅 전략 활용
  • 이전 세대 대비 최대 30% 적은 전력 소모 예상2
푸시 버튼 플로우로 타이밍을 맞추는 Spartan UltraScale+(SU35P) 설계
-1(최저 속도) 속도 등급에서 SU35P
97.8%
91.3%
80.4%
0
20
40
60
80
100
120
150MHz
200MHz
250MHz

SU35P 목표 주파수

-2(최고 속도) 속도 등급에서 SU35P
97.8%
95.1%
84.4%
0
20
40
60
80
100
120
200MHz
250MHz
300MHz

SU35P 목표 주파수

curved transparent to black top gradient divider

광범위한 하드 및 소프트 IP 포트폴리오

Spartan UltraScale+ FPGA의 하드 블록과 Vivado 카탈로그의 소프트 IP 포트폴리오를 결합하여 사전 검증된 풍부한 IP 라이브러리를 통해 설계 프로세스를 가속화하세요. 간소화된 통합 흐름을 통해 인프라를 처음부터 구축하는 데 시간을 할애하지 않고 애플리케이션에 더욱 집중할 수 있습니다.

  • 설계 주기 가속화: 기성 인프라 IP 활용
  • 차별화에 집중: 애플리케이션 등 중요한 곳에 노력 집중
  • 새로운 하드 IP: DDR4, PCIe® Gen4 및 보안 블록
  • 소프트 IP: 설계를 바로 시작할 수 있는 약 400개의 코어
  • Vivado IP integrator로 하드 코어와 소프트 코어의 통합 간소화 
IP 카탈로그 살펴보기
AMD Vivado™ Design Suite for AMD Spartan™ UltraScale+™ FPGAs solution rief cover
솔루션 요약 보기
curved transparent to black divider
curved transparent to black top gradient divider

리소스

웨비나 및 사용 방법 동영상
모든 Spartan UltraScale+용 Vivado 동영상
curved transparent to black divider

시작하기

Power Design Manager

AMD Versal, UltraScale+ 및 Kria™ 설계를 위한 차세대 독립형 전력 예측 도구로, 정확한 초기 예산 책정을 지원합니다.

Power Design Manager로 시작

Vivado™ Design Suite

AMD의 적응형 FPGA/SoC 설계 제품군으로, 최고 수준의 합성, 구현, 동적 IP, 전력/타이밍 클로저를 무료 및 엔터프라이즈 버전으로 제공합니다.

지금 Vivado 다운로드
curved transparent to black top gradient divider

문의하기

가입하여 하드웨어 도구에 대한 최신 뉴스를 받아보거나 Vivado Design Suite 전문가에게 문의하여 질문에 대한 답변이나 피드백을 받으세요

등록하기
영업팀에 연락하기
각주
  1.  VIV-018
    AMD가 2025년 7월에 실시한 Worst Negative Slack 테스트에 기초하여, Vivado Design Suite 2025.1이 탑재된 Spartan UltraScale+ SU35P FPGA에서 46개 설계에 대해 -1(최저 속도) 속도 등급(150MHz~250MHz)에서, 41개 설계에 대해 -2(최고 속도) 속도 등급(200MHz~250MHz)에서 테스트했습니다. 결과는 디바이스, 설계, 구성, 기타 요인에 따라 달라집니다.
  2. SUS-003
    추정치는 2024년 1월 AMD 랩 내부 분석을 기반으로 하며, AMD Artix UltraScale+ AU7P FPGA의 로직 셀 수 차이를 기반으로 한 총 전력(정적 전력 + 동적 전력)을 계산하여 Xilinx Power Estimator(XPE) 도구 버전 2023.1.2를 사용하여 16nm AMD Spartan UltraScale+ SU35P FPGA와 28nm AMD Artix 7 7A35T FPGA의 전력을 추정하여 비교했습니다. 실제 총 전력은 최종 제품이 출시된 후 구성, 설계, 사용량, 기타 요인에 따라 달라집니다.