Trayectoria probada para el desarrollo rápido de diseños

Acelera el diseño y la implementación de las FPGA AMD Spartan™ UltraScale+™ con AMD Vivado™ Design Suite, una cadena de herramientas fácil de usar, integrada y gratuita. Desbloquea fácilmente E/S alta, bajo consumo energético y funciones de seguridad sólidas en la familia Spartan más reciente.

Flujo unificado

Cadena de herramientas integrada para simulación, síntesis, ubicación y ruta, y depuración

Cierre de temporización con botón pulsador

Cumple con los objetivos FMAX mediante un flujo de botón pulsador con un rendimiento comprobado

Amplia selección de núcleos de IP

Amplia selección de casi 400 núcleos de IP blanda junto con la integración sin interrupciones de nuevos bloques duros en las FPGA Spartan UltraScale+

Leer el blog
curved transparent to black top gradient divider

Flujo unificado para menos iteraciones de diseño

Vivado Design Suite elimina la necesidad de tener varias herramientas, lo que permite menos iteraciones y una depuración más sencilla. Los diseñadores se benefician de un flujo todo en uno para las FPGA Spartan UltraScale+, lo que acelera los ciclos de diseño completos y pequeñas actualizaciones.

  • Cadena de herramientas integrada: simulación, síntesis, ubicación y ruta, y depuración en un flujo cohesivo
  • Funciones avanzadas: el mejor análisis de QoR y temporización en su clase

Ve este video tutorial paso a paso para iniciar tu proyecto de FPGA Spartan UltraScale+. Descubre cómo crear una aplicación real y navegar por el flujo de herramientas Vivado, desde la entrada del diseño hasta la integración de nuevos bloques duros, implementación y depuración.

curved transparent to black divider

Cierre de temporización con botón pulsador

Para las FPGA Spartan UltraScale+, Vivado Design Suite te ayuda a lograr tus objetivos de rendimiento con un flujo de botón pulsador, lo que reduce el ajuste de restricciones de prueba y error, además de la necesidad de pasar a grados de velocidad de mayor costo para cumplir con la temporización.

  • La versión 2025.1 de AMD Vivado Design Suite y la FPGA Spartan UltraScale+ SU35P ofrecen una tasa de aprobación promedio del 92 % a hasta 250 MHz con un flujo de botón pulsador sin cambios de diseño1
  • Implementación optimizada: Aprovecha las estrategias de ubicación y ruta preajustadas, sin necesidad de contar con una gran experiencia en herramientas o de ajustes manuales
  • Se estima que logra hasta un 30 % menos de consumo energético frente a generaciones anteriores2
Diseños de Spartan UltraScale+ (SU35P) que cumplen con la temporización con flujo de botón pulsador
SU35P con grado de velocidad de -1 (más lento)
97,8 %
91,3 %
80,4 %
0
20
40
60
80
100
120
150 MHz
200 MHz
250 MHz

Frecuencia objetivo de SU35P

SU35P con grado de velocidad de -2 (más rápido)
97,8 %
95,1 %
84,4 %
0
20
40
60
80
100
120
200 MHz
250 MHz
300 MHz

Frecuencia objetivo de SU35P

curved transparent to black top gradient divider

Amplia cartera de IP dura y blanda

Acelera el proceso de diseño con una amplia biblioteca de IP preverificadas, que combina bloques duros en la FPGA Spartan UltraScale+ con una cartera de IP blanda del catálogo de Vivado. Con un flujo de integración optimizado, puedes darle más prioridad a tu aplicación y enfocarte menos en crear la infraestructura desde cero.

  • Ciclos de diseño acelerados: aprovecha la IP de infraestructura lista para usar
  • Enfócate en destacar: céntrate en lo fundamental: tu aplicación
  • Nueva IP dura: DDR4, PCIe® Gen 4 y bloques de seguridad
  • IP blanda: casi 400 núcleos para impulsar tu diseño
  • Optimiza la integración de núcleos duros y blandos con el integrador de IP de Vivado 
Explorar el catálogo de IP
AMD Vivado™ Design Suite for AMD Spartan™ UltraScale+™ FPGAs solution rief cover
Ver resumen de la solución
curved transparent to black divider
curved transparent to black top gradient divider

Recursos

Webinars y videos explicativos
Todos los videos de Vivado para Spartan UltraScale+
curved transparent to black divider

Comenzar

Power Design Manager

Herramienta de estimación de energía independiente de última generación para diseños AMD Versal, UltraScale+ y Kria™, presupuesto inicial preciso.

Comenzar con Power Design Manager

Vivado™ Design Suite

Paquete de diseño de FPGA/SoC adaptables de AMD: síntesis de primer nivel, implementación, IP dinámica, cierre de temporización o potencia, ediciones gratuita y empresarial.

Descargar Vivado ahora
curved transparent to black top gradient divider

Comunícate con nosotros

Regístrate para recibir las últimas noticias sobre herramientas de hardware o comunícate con un experto de Vivado Design Suite si tienes preguntas o comentarios

Registrarte
Comunícate con el equipo de ventas
Notas al pie
  1.  VIV-018
    Información basada en pruebas del peor margen de demora negativo realizadas por AMD en el mes de julio del 2025, en una FPGA Spartan UltraScale+ SU35P con Vivado Design Suite 2025.1, con grado de velocidad de -1 (más lento) a (150 MHz–250 MHz) sobre 46 diseños y con grado de velocidad de -2 (más rápido) a (200 MHz–250 MHz) sobre 41 diseños. Los resultados variarán según el dispositivo, el diseño, la configuración y otros factores.
  2. SUS-003
    La proyección se basa en el análisis interno de los laboratorios de AMD realizado al mes de enero del 2024 mediante el cálculo de potencia total (potencia estática más dinámica) basado en la diferencia en el recuento de células lógicas de una FPGA AMD Artix UltraScale+ AU7P para estimar la potencia de una FPGA AMD Spartan UltraScale+ SU35P de 16 nm en comparación con una FPGA AMD Artix 7 7A35T de 28 nm utilizando la herramienta Xilinx Power Estimator (XPE) versión 2023.1.2. La potencia total real variará cuando los productos finales se lancen al mercado, en función de la configuración, el diseño, el uso y otros factores.