Kostengünstige Lösungen beginnen mit innovativen Chips und überragenden Tools
Größerer Mehrwert. Schnellere Markteinführung. Niedrigere Gesamtlösungskosten.
Bei den Gesamtkosten der Lösung geht es um mehr als nur Silizium. Um die Kosten für FPGA-Designs wirklich zu optimieren, müssen Sie Struktureffizienz, Verpackungseigenschaften, Kosten und Benutzerfreundlichkeit der Designtools, IP-Lizenzierung, Entwicklungsaufwand und mehr berücksichtigt werden.
AMD Cost-optimized Portfolio Chips bieten eine moderne Silizium-Architektur, die für Performance und Energieeinsparungen optimiert wurde.1 Und mit einem bewährten Weg zum Designerfolg ermöglicht die AMD Vivado™ Design Suite eine raschere Markteinführung und schnelleren Umsatz. Vereinfachen Sie Ihr Design mit einem einzigen Anbieter, und senken Sie die Gesamtkosten der Lösung.2
Was AMD besser macht: Systemintegration
Sichern. Zertifizieren. Integrieren. Schnellere Markteinführungszeit.
Sichere Systeme beginnen mit Secure Boot
Secure Boot ist die Grundlage eines sicheren Systems, das die Authentizität des auf Ihrem Chip ausgeführten Codes gewährleistet und Ihre IP-Adresse schützt. AMD Spartan™ UltraScale+™ FPGAs bieten modernste Sicherheitsfunktionen, einschließlich der neuesten CNSA 2.0 Post Quantum Cryptography (PQC)-Konformität und FPGA Secure Boot.
Sichern Sie Ihr System mit CNSA 2.0 PQC-konformem Secure Boot und mehrstufigem Schutz:
- RSA-2048
- NIST-zertifizierte AES-GCM-Post-Quantenkryptographie
- Physical Unclonable Function (PUF) und True Random Number Generator (TRNG)
- Manipulationsschutz
Erfahren Sie, wie AMD eine führende Rolle bei hochmodernen FPGA- und SoC-Sicherheitslösungen einnimmt.


Funktionale Fast-Track-Sicherheitszertifizierung
Beschleunigen Sie den Markteintritt mit TÜV SÜD-zertifizierten Sicherheitsentwicklungen für Silizium und Software. AMD bietet unseren Kunden eine umfassende TÜV SÜD-zertifizierte Design-Flow-Lösung zur Vereinfachung und Beschleunigung von Zertifizierungen auf Endmärkten.
Vereinfachtes Design durch SoC-Integration
Eine Single-Chip-Lösung vereinfacht das Design, integriert Funktionen von mehreren Chips und steigert die Performance. Adaptive SoCs von AMD ermöglichen das Folgende:
- Verbessern Sie die Gesamt-Performance des Systems und verringern Sie die Latenz mit einem integrierten SoC im Vergleich zu eigenständigen FPGA-Lösungen.
- Optimieren Sie Ihre Anwendung, indem Sie die richtige Computing-Engine für die jeweilige Aufgabe auswählen – integrierte Arm® Cortex® Prozessoren, Arm Mali™ GPUs, Videocodierung, programmierbare Logik und vieles mehr.
- Reduzieren Sie Angriffsflächen und verbessern Sie die Sicherheit mit einer Single-Chip-Lösung, um die gesamte Systemanfälligkeit zu verringern.

Erfahren Sie mehr über die 5 Gründe, warum Sie sich für adaptive SoCs von AMD als Single-Chip-Lösung entscheiden sollten.
Was AMD besser macht: Designtools
Warum sollte man sich mit weniger zufriedengeben, wenn man mit Scale den anderen voraus sein kann?
Sparen Sie wertvolle Zeit. Schließen Sie unnötige Iterationen aus und vermeiden Sie das Herunterladen zusätzlicher Tools. Vivado Design Suite ist ein optimiertes Entwicklungstool für kostenoptimierte FPGAs von AMD. Sie ist vollständig in den Designflow integriert und enthält alle Funktionen, die für den Übergang vom RTL-Design zur Implementierung und Fehlersuche erforderlich sind.

Überragender Timing-Closure3
Erleben Sie sofortigen Erfolg ganz ohne Timing-Closure. Mit der Vivado Design Suite können Sie effizient entwickeln und gleichzeitig die Produktivität maximieren.

Einheitlicher Flow für weniger Iterationen
Die Vivado Design Suite bietet eine vollständig integrierte Lösung von der Simulation bis zu Fehlersuche. Somit benötigen Sie keine kostenintensiven Tools von Drittanbietern, und die Markteinführung wird verkürzt.

Entwicklerorientiert, vielfältige Funktionen
Vivado Design Suite bietet einen stabilen, kostenlosen IP-Katalog mit mehr als 500 Funktionen und IP für eine Vielzahl von Anwendungen.
Was AMD besser macht: Chip
Innovative Architektur für kleinere, kühlere, kostenoptimierte Designs.
Erreichen Sie mehr mit Spartan UltraScale+ FPGAs. Hochmoderne Fabric-Architektur, Peripheriegeräte der Spitzenklasse und ein hochwertiges Thermopaket4 bieten branchenführende Performance5 für Ihre kostenorientierten Anwendungen. Finden Sie den Chip, der Ihren Anforderungen heute und in der Zukunft gerecht wird.

Effizientere Designs
40 % bessere durchschnittliche Nutzung mit LUT6 im Vergleich zur konkurrierenden LUT4-Architektur6, denn effiziente Designs bauen auf einer effizienten Architektur auf!

Mehr Hertz
Durchschnittlich 1,8-mal höhere FMAX im Vergleich zur Konkurrenz bei Verwendung des gleichen 16-nm-Prozessknotens bei höchsten Geschwindigkeitsstufen.5

Weniger Watt
Bis zu 46 % niedrigerer Gesamtstromverbrauch mit der LUT6-Architektur der Spartan UltraScale+ FPGAs und fortschrittliches Paket für High-Performance-Designs im Vergleich zur LUT4-Architektur der Konkurrenz.1
Anpassbare Lösungen für kostenorientierte Anwendungen
AMD bietet ein breites Portfolio an anpassbaren Lösungen für kostenorientierte Anwendungen. AMD UltraScale+ und 7-Serie FPGAs und adaptive SoCs basieren auf der LUT6-Architektur, die darauf ausgelegt ist, die Performance zu maximieren und gleichzeitig für den preisbewussten Kunden kostenoptimiert zu bleiben.
AMD Spartan UltraScale+ FPGA
- Das branchenweit höchste Verhältnis von E/A zu Logikzellen in FPGAs, aufgebaut auf einer Prozesstechnologie von 28 nm und niedriger7
- Bis zu 30 % niedrigerer Gesamtstromverbrauch im Vergleich zur vorherigen Generation8
AMD Artix™ UltraScale+ FPGA
- Hohe aggregierte Transceiver-Bandbreite für neue Protokolle im Bereich Networking, Video und Vision
- Außergewöhnliches Festpunkt- und Gleitkomma-DSP-Computing für Bild- und Videoverarbeitung, Echtzeitsteuerung und KI-Inferenz
AMD Zynq™ UltraScale+ MPSoC
- Integriert das Arm-Prozessorsystem und die UltraScale™ Architektur für programmierbare Logik in einem einzigen Chip
- Ultrakompakte Pakete mit besserer thermischer Streuung für eine hohe Computing-Dichte4
Ressourcen
Erste Schritte mit AMD
Ressourcen
AMD FPGA Vorteile gegenüber alten LUT4-Architekturen der Konkurrenz
Designerfolg mit der AMD Vivado Design Suite maximieren

Kontakt
Legen Sie los mit dem Cost-Optimized Portfolio von AMD.
Willkommen in der Lounge
Ein vollständiges Designangebot für Benchmarking steht zur Verfügung. Überzeugen Sie sich selbst.
Fußnoten
Die hier enthaltenen Angaben dienen ausschließlich zur Information und können ohne vorherige Ankündigung geändert werden. Keine Technologie oder kein Produkt kann vollständig sicher sein. GD-122.
- Basierend auf AMD Tests im Juli 2024, durchgeführt mit AMD Power Estimation Tools (XPE_2019_1_2 für 28 nm und PDM_2024.1 für 16 nm) und dem Lattice Radiant Power Estimation Tool 2024.1, zur Messung des Stromverbrauchs der AMD Spartan UltraScale+ SU35P, SU50P und SU100P FPGAs im Vergleich zu Lattice MachXO5-NX-25, CertusPro-NX50 und MachXO5-NX-100T FPGAs bei Geschwindigkeitsstufe HP. Die Ergebnisse für die Gesamtleistung umfassen nur die Fabric-Leistung und HDIO. Die angegebenen Ergebnisse gehen von einer normierten maximalen Umgebungstemperatur von 100 °C und einem Nutzungsvorteil von 40 % für LUT6 aus, wenn Konkurrenzgeräte zum Vergleich ausgewählt werden. Die Ergebnisse können sich ändern, wenn die Produkte auf den Markt kommen, und können je nach Architektur, Paketgröße, Geschwindigkeitsstufe, Chip, Design, Konfiguration und anderen Faktoren abweichen. (SUS-014)
- Das AMD Cost-Optimized Portfolio („COP“) ist darauf ausgelegt, basierend auf internen Annahmen, Schätzungen und bestmöglichen Näherungswerten eine „kostengünstigere Lösung“ zu bieten. Diese leistungsbezogene Angabe ist repräsentativ für das AMD COP und dient nur zur Information. AMD empfiehlt seinen Kunden, Kaufentscheidungen auf der Grundlage tatsächlicher Tests zu treffen. Weitere Informationen finden Sie hier. (COP-004)
- Basierend auf AMD Place-and-Route-Tests im September 2024 unter Verwendung von 26 Designs mit offenem Kern kompiliert mit AMD Vivado 2024.1 und Lattice Radiant Software 2024.1 im Standardmodus, mit dem AMD Artix UltraScale+ AU10P Chip im Vergleich zum Lattice Mach LFMXO5 Chip bei 150 MHz FMAX Ziel; und Kintex UltraScale+ KU5P Chip im Vergleich zum Lattice Avant E70 Chip bei 200 MHz FMAX Ziel. Die P&R-Leistung kann je nach Chip, Design, Konfiguration und anderen Faktoren abweichen. (VIV-011)
- Basierend auf einer AMD Analyse (Juli 2024) der veröffentlichten Datenblätter unter Verwendung der Standard-JESD51-Definition für θJa im Vergleich zu gleichwertigen Lattice Paketen. Die angegebenen Ergebnisse sind vorläufig und können je nach Architektur, Paketgröße, Geschwindigkeitsstufe, Chip, Design, Konfiguration und anderen Faktoren abweichen. (COP-002)
- Basierend auf einer AMD Analyse (Juli 2024), bei der FMAX-Verhältnisse im Durchschnitt über 30 Open-Core-Designs für AMD Artix UltraScale+ AU7P FPGA (16 nm) im Vergleich zu Lattice Avant E70 FPGA (16 nm) bei den jeweils höchsten Geschwindigkeitsstufen berechnet wurden. Ergebnisse können je nach Architektur, Chip, Geschwindigkeitsstufe, Paketgröße, Design, Konfiguration und anderen Faktoren abweichen. (AUS-010)
- Basierend auf Tests von AMD im Juli 2024, bei denen die Nutzungswerte von AMD Artix 7 A100T (28 nm) und Artix UltraScale+ AU7P (16 nm) auf Basis der LUT6-Architektur im Vergleich zu Lattice Nexus MachXO5 25 (28 nm) und Lattice Avant E70 (16 nm) Chips auf Basis der LUT4-Architektur auf AMD Vivado 2024.1 bzw. Lattice Radiant 2024.1 bei verschiedenen Geschwindigkeitsstufen im Durchschnitt über 30 Open-Core-Designs gemessen werden. Ergebnisse können je nach Architektur, Chip, Geschwindigkeitsstufe, Paketgröße, Design, Konfiguration und anderen Faktoren abweichen. (COP-001)
- Der höchste E/A pro logischer Zelle basiert auf einer internen Analyse von AMD des Produktdatenblatts für AMD Spartan UltraScale+ SU10P FPGA und den veröffentlichten Datenblättern für die vergleichbaren FPGAs der Konkurrenz mit einer Knotengröße von 28 nm und niedriger von Efinix, Intel, Lattice und Microchip. Die Kostensenkung pro E/A basiert auf den AMD Listenpreisen für das AMD Spartan UltraScale+ SU10P im Vergleich zu Spartan 7 7550 FPGA (Stand: Februar 2024) für Konzepte, die mindestens 200 GPIO erfordern. (SUS-011)
- Die Prognose basiert auf einer internen Analyse von AMD im Januar 2024 unter Verwendung der Gesamtleistungsberechnung (statische und dynamische Leistung) basierend auf der Differenz bei der Anzahl der logischen Zellen eines AMD Artix UltraScale+ AU7P FPGA, um die Leistung eines 16 nm AMD Spartan UltraScale+ SU35P FPGA im Vergleich zu einem 28 nm AMD Artix 7 7A35T FPGA unter Verwendung des Xilinx Power Estimator (XPE) Tool Version 2023.1.2 zu schätzen. Die Gesamtleistungsschätzungen und -prognosen variieren je nach Konzept, Konfiguration, Nutzung und anderen Faktoren und wenn die Produkte auf den Markt kommen. (SUS-003)
- Basierend auf AMD Tests im Juli 2024, durchgeführt mit AMD Power Estimation Tools (XPE_2019_1_2 für 28 nm und PDM_2024.1 für 16 nm) und dem Lattice Radiant Power Estimation Tool 2024.1, zur Messung des Stromverbrauchs der AMD Spartan UltraScale+ SU35P, SU50P und SU100P FPGAs im Vergleich zu Lattice MachXO5-NX-25, CertusPro-NX50 und MachXO5-NX-100T FPGAs bei Geschwindigkeitsstufe HP. Die Ergebnisse für die Gesamtleistung umfassen nur die Fabric-Leistung und HDIO. Die angegebenen Ergebnisse gehen von einer normierten maximalen Umgebungstemperatur von 100 °C und einem Nutzungsvorteil von 40 % für LUT6 aus, wenn Konkurrenzgeräte zum Vergleich ausgewählt werden. Die Ergebnisse können sich ändern, wenn die Produkte auf den Markt kommen, und können je nach Architektur, Paketgröße, Geschwindigkeitsstufe, Chip, Design, Konfiguration und anderen Faktoren abweichen. (SUS-014)
- Das AMD Cost-Optimized Portfolio („COP“) ist darauf ausgelegt, basierend auf internen Annahmen, Schätzungen und bestmöglichen Näherungswerten eine „kostengünstigere Lösung“ zu bieten. Diese leistungsbezogene Angabe ist repräsentativ für das AMD COP und dient nur zur Information. AMD empfiehlt seinen Kunden, Kaufentscheidungen auf der Grundlage tatsächlicher Tests zu treffen. Weitere Informationen finden Sie hier. (COP-004)
- Basierend auf AMD Place-and-Route-Tests im September 2024 unter Verwendung von 26 Designs mit offenem Kern kompiliert mit AMD Vivado 2024.1 und Lattice Radiant Software 2024.1 im Standardmodus, mit dem AMD Artix UltraScale+ AU10P Chip im Vergleich zum Lattice Mach LFMXO5 Chip bei 150 MHz FMAX Ziel; und Kintex UltraScale+ KU5P Chip im Vergleich zum Lattice Avant E70 Chip bei 200 MHz FMAX Ziel. Die P&R-Leistung kann je nach Chip, Design, Konfiguration und anderen Faktoren abweichen. (VIV-011)
- Basierend auf einer AMD Analyse (Juli 2024) der veröffentlichten Datenblätter unter Verwendung der Standard-JESD51-Definition für θJa im Vergleich zu gleichwertigen Lattice Paketen. Die angegebenen Ergebnisse sind vorläufig und können je nach Architektur, Paketgröße, Geschwindigkeitsstufe, Chip, Design, Konfiguration und anderen Faktoren abweichen. (COP-002)
- Basierend auf einer AMD Analyse (Juli 2024), bei der FMAX-Verhältnisse im Durchschnitt über 30 Open-Core-Designs für AMD Artix UltraScale+ AU7P FPGA (16 nm) im Vergleich zu Lattice Avant E70 FPGA (16 nm) bei den jeweils höchsten Geschwindigkeitsstufen berechnet wurden. Ergebnisse können je nach Architektur, Chip, Geschwindigkeitsstufe, Paketgröße, Design, Konfiguration und anderen Faktoren abweichen. (AUS-010)
- Basierend auf Tests von AMD im Juli 2024, bei denen die Nutzungswerte von AMD Artix 7 A100T (28 nm) und Artix UltraScale+ AU7P (16 nm) auf Basis der LUT6-Architektur im Vergleich zu Lattice Nexus MachXO5 25 (28 nm) und Lattice Avant E70 (16 nm) Chips auf Basis der LUT4-Architektur auf AMD Vivado 2024.1 bzw. Lattice Radiant 2024.1 bei verschiedenen Geschwindigkeitsstufen im Durchschnitt über 30 Open-Core-Designs gemessen werden. Ergebnisse können je nach Architektur, Chip, Geschwindigkeitsstufe, Paketgröße, Design, Konfiguration und anderen Faktoren abweichen. (COP-001)
- Der höchste E/A pro logischer Zelle basiert auf einer internen Analyse von AMD des Produktdatenblatts für AMD Spartan UltraScale+ SU10P FPGA und den veröffentlichten Datenblättern für die vergleichbaren FPGAs der Konkurrenz mit einer Knotengröße von 28 nm und niedriger von Efinix, Intel, Lattice und Microchip. Die Kostensenkung pro E/A basiert auf den AMD Listenpreisen für das AMD Spartan UltraScale+ SU10P im Vergleich zu Spartan 7 7550 FPGA (Stand: Februar 2024) für Konzepte, die mindestens 200 GPIO erfordern. (SUS-011)
- Die Prognose basiert auf einer internen Analyse von AMD im Januar 2024 unter Verwendung der Gesamtleistungsberechnung (statische und dynamische Leistung) basierend auf der Differenz bei der Anzahl der logischen Zellen eines AMD Artix UltraScale+ AU7P FPGA, um die Leistung eines 16 nm AMD Spartan UltraScale+ SU35P FPGA im Vergleich zu einem 28 nm AMD Artix 7 7A35T FPGA unter Verwendung des Xilinx Power Estimator (XPE) Tool Version 2023.1.2 zu schätzen. Die Gesamtleistungsschätzungen und -prognosen variieren je nach Konzept, Konfiguration, Nutzung und anderen Faktoren und wenn die Produkte auf den Markt kommen. (SUS-003)