高成本效益解決方案始於創新的矽晶和更優異的工具
更高的價值。縮短上市時間。更低的解決方案整體成本。
解決方案總成本不是只有晶片這一項矽晶。若要讓 FPGA 設計真正達到成本最佳化，您需要考慮架構效率、封裝特性、設計工具成本與可用性、IP 授權、開發工作等。
AMD 成本最佳化產品組合器件提供最先進的矽晶架構，經過最佳化可提供效能與省電效益。1 AMD Vivado™ Design Suite 具有經實證的設計成功途徑，可縮短上市時間並更快創造營收。透過單一供應商簡化您的設計，並降低解決方案總成本。2
AMD 如何做得更好：系統整合
安全可靠，官方認證，流暢整合。加速上市。
安全系統始於安全啟動
安全啟動是安全系統的基礎，可確保您器件所執行的代碼真實可靠，並保護您的 IP。AMD Spartan™ UltraScale+™ FPGA 提供最高水準的安全功能，包括最新的 CNSA 2.0 後量子密碼 (PQC) 支援與 FPGA 安全啟動。
透過符合 CNSA 2.0 PQC 的安全啟動與多層級保護來保障您的系統：
- RSA-2048
- 經 NIST 認證的 AES-GCM 後量子密碼技術
- 物理不可複製函數 (Physical Unclonable Function, PUF) 和 True Random Number Generator (TRNG)
- 防竄改能力
瞭解 AMD 如何在最先進的 FPGA 與 SoC 安全解決方案中提供領先業界的優勢。
加速功能性安全認證
透過經 TUV SUD 認證的矽晶與軟體安全設計流程加速上市。AMD 提供全面的經 TUV SUD 認證設計流程解決方案，協助不同目標市場的客戶簡化與加快完成認證程序。
透過 SoC 整合簡化您的設計
單晶片解決方案簡化設計，整合多種器件的功能並提升效能。有了 AMD 自適應 SoC，您可以：
- 利用 SoC 的整合優勢，創造比獨立 FPGA 解決方案更優異的整體系統效能及更低的延遲
- 透過選擇適合個別任務的運算引擎最佳化您的應用：整合式 Arm® Cortex® 處理器、Arm Mali™ 顯示卡、視訊編碼、可程式化邏輯等
- 透過單晶片解決方案減少攻擊面，並協助提升安全性，進而減少整體系統漏洞
瞭解選擇 AMD 自適應 SoC 作為單晶片解決方案的 5 大理由。
AMD 如何做得更好：設計工具
既然能選擇領先群倫的優異解決方案，何必將就？
節省寶貴時間。消除不必要的反覆運算，並避免下載額外工具。Vivado Design Suite 是適用於 AMD 成本最佳化 FPGA 的單一精簡型開發工具。此工具可完全整合設計流程，包括從 RTL 設計到實作和除錯的所有必要功能。
優異的時序收斂3
無需苦惱時序收斂，享受開箱即用的成功體驗。使用 Vivado Design Suite，實現高效率設計並最大化生產力。
流程一體化，減少疊代次數
Vivado Design Suite 提供完全整合的解決方案，從模擬到除錯都包含在內，讓您不再需要昂貴的第三方工具，並能縮短上市時間。
開發人員導向，功能豐富多樣
Vivado Design Suite 提供強大、免費的 IP 目錄，內含 500 種以上的功能和 IP，適合各式各樣的應用。
AMD 如何做得更好：晶片
適用於更小、散熱更佳且經成本最佳化設計的創新架構。
使用 Spartan™ UltraScale+ FPGA 完成更多。尖端網狀架構、頂尖的周邊設備，以及優異的散熱封裝4，為您的成本敏感應用提供領先業界的效能5。尋找最適合您目前與未來需求的器件。
更有效率的設計。
相較於競爭對手的 LUT4 架構6，LUT6 的平均使用率提高了 40%，因為高效率的設計始於高效率的架構！
更高赫茲
在最高速度等級下使用相同 16 nm 製程節點，FMAX 比競爭對手平均高出 1.8 倍。5
更少瓦數
相較於競爭對手的 LUT4 架構，Spartan UltraScale+ FPGA 的 LUT6 架構以及高效能設計的先進封裝最高可降低 46% 總耗電量。1
適用於成本敏感應用的自行調適解決方案
AMD 針對成本敏感的應用提供各式各樣的自行調適解決方案。AMD UltraScale+ 與 7 系列 FPGA 和自適應 SoC 以 LUT6 架構為基礎，不僅最大化效能，同時還能維持成本最佳化，適合對價格極為敏感的客戶。
AMD Spartan UltraScale+ FPGA
- 採用 28 nm 與更小製程技術製造的 FPGA，有著業界最高的 I/O 對邏輯單元比7
- 與前一代產品相比，總耗電量最高可降低 30%8
AMD Artix™ UltraScale+ FPGA
- 網路、視訊和視覺等新興通訊協定所需的高總收發器頻寬
- 優異的固定點和浮點數位訊號處理 (digital signal processing, DSP) 運算，適用於影像與視訊處理、即時控制和 AI 推論
AMD Zynq™ UltraScale+ MPSoC
- 將 Arm 處理器系統和 UltraScale™ 的可程式化邏輯架構整合至單一器件
- 超緊湊封裝，散熱效果更佳，適合針對高運算密度4
資源
開始使用 AMD
資源
AMD FPGA 相較於舊式 LUT4 架構競品的優勢
使用 AMD Vivado Design Suite 大幅提升設計成功率
聯絡
開始使用 AMD 成本最佳化產品組合。
加入 Lounge
提供用於基準測試的完整設計套件。親眼見證。
尾註
本文提供的資訊僅供參考，可能會有所變更，恕不另行通知。沒有技術或產品是絕對安全的。GD-122。
- 根據 2024 年 7 月的 AMD 測試，在 AMD Power Estimation Tool（28 nm 用的是 XPE_2019_1_2，16 nm 用的是 PDM_2024.1），以及 Lattice Radiant Power Estimation Tool 2024.1 進行，以測量 AMD Spartan UltraScale+ SU35P、SU50P 和 SU100P FPGA 相對於 Lattice MachXO5-NX-25、CertusPro-NX50 和 MachXO5-NX-100T FPGA 在 HP 速度等級下的耗電量。總功耗結果僅包括網狀功率和 HDIO。所述結果假設在選擇競爭器件進行比較時，LUT6 將採用標準化的最高環境溫度 100°C，並獲得 40% 的使用率優勢。產品上市時，其結果可能會有所變更，且會因架構、封裝尺寸、速度等級、器件、設計、配置和其他因素而有所不同。(SUS-014)
- 根據 AMD 內部假設、估算和最佳近似值，AMD 成本最佳化產品組合（「COP」）專為提供「更低成本的解決方案」而設計。此聲稱反映的是 AMD COP 的一般情況，僅供參考。AMD 建議客戶根據實際測試做出購買決策。請參閱此處瞭解更多資訊。(COP-004)
- 根據 2024 年 9 月的 AMD 佈局與繞線測試，使用 26 個開放核心設計，並在預設模式下使用 AMD Vivado 2024.1 和 Lattice Radiant Software 2024.1 進行編譯，比較 AMD Artix UltraScale+ AU10P 器件與 Lattice Mach LFMXO5 器件在 FMAX 目標定於 150 MHz 時的效能；以及 AMD Kintex UltraScale+ KU5P 器件與 Lattice Avant E70 器件在 FMAX 目標定於 200 MHz 時的效能。P&R 效能會因器件、設計、配置和其他因素而異。(VIV-011)
- 根據 2024 年 7 月的 AMD 分析，分析的依據是使用 JESD51 標準之 θJa 定義與同等級的 Lattice 套件所發佈的資料表。所述結果均為暫定，且將因架構、封裝尺寸、速度等級、器件、設計、配置和其他因素而有所不同。(COP-002)
- 根據 AMD 2024 年 7 月的分析，計算了 (16 nm) AMD Artix UltraScale+ AU7P FPGA 和 (16 nm) Lattice Avant E70 FPGA 的 30 個開放核心設計在各自最高速度等級下的平均 FMAX 比率。結果將根據架構、器件、速度等級、封裝尺寸、設計、配置和其他因素而有所不同。(AUS-010)
- 根據 2024 年 7 月的 AMD 測試，本測試測量以 LUT6 架構為基礎的 AMD Artix 7 A100T (28 nm) 與 Artix UltraScale+ AU7P (16 nm) 的使用率分數，對比以 LUT4 架構為基礎的 Lattice Nexus MachXO5 25 (28 nm) 以及 Lattice Avant E70 (16 nm) 器件的使用率分數，分別在 AMD Vivado 2024.1 和 Lattice Radiant 2024.1 上進行量測，涵蓋了不同的速度等級，並在 30 個開放核心設計中取了平均值。結果將根據架構、器件、速度等級、封裝尺寸、設計、配置和其他因素而有所不同。(COP-001)
- 最高每邏輯單元 I/O 是根據 AMD 內部分析，分析的資料根據為 AMD Spartan UltraScale+ SU10P FPGA 產品資料表，以及 Efinix、Intel、Lattice 和 Microchip 同級 FPGA 競品的已發佈資料表，競品的節點大小均在 28 nm 以下。每 I/O 成本降低是根據截至 2024 年 2 月的 AMD 清單價格，比較為了完成至少要 200 GPIO 的設計，AMD Spartan UltraScale+ SU10P 與 Spartan 7 7550 FPGA 各需多少成本。(SUS-011)
- 此推估是根據 2024 年 1 月的 AMD 實驗室內部分析，使用根據 AMD Artix UltraScale+ AU7P FPGA 邏輯單元計數差異的總功耗計算（靜態加動態功耗），去估算 16 nm AMD Spartan UltraScale+ SU35P FPGA 對比 28 nm AMD Artix 7 7A35T FPGA 的功耗，估算工具是 Xilinx Power Estimator (XPE) 工具 2023.1.2 版。總功耗估算和推估將在產品上市時，因設計、配置、使用情況和其他因素而有所不同。(SUS-003)
- 根據 2024 年 7 月的 AMD 測試，在 AMD Power Estimation Tool（28 nm 用的是 XPE_2019_1_2，16 nm 用的是 PDM_2024.1），以及 Lattice Radiant Power Estimation Tool 2024.1 進行，以測量 AMD Spartan UltraScale+ SU35P、SU50P 和 SU100P FPGA 相對於 Lattice MachXO5-NX-25、CertusPro-NX50 和 MachXO5-NX-100T FPGA 在 HP 速度等級下的耗電量。總功耗結果僅包括網狀功率和 HDIO。所述結果假設在選擇競爭器件進行比較時，LUT6 將採用標準化的最高環境溫度 100°C，並獲得 40% 的使用率優勢。產品上市時，其結果可能會有所變更，且會因架構、封裝尺寸、速度等級、器件、設計、配置和其他因素而有所不同。(SUS-014)
- 根據 AMD 內部假設、估算和最佳近似值，AMD 成本最佳化產品組合（「COP」）專為提供「更低成本的解決方案」而設計。此聲稱反映的是 AMD COP 的一般情況，僅供參考。AMD 建議客戶根據實際測試做出購買決策。請參閱此處瞭解更多資訊。(COP-004)
- 根據 2024 年 9 月的 AMD 佈局與繞線測試，使用 26 個開放核心設計，並在預設模式下使用 AMD Vivado 2024.1 和 Lattice Radiant Software 2024.1 進行編譯，比較 AMD Artix UltraScale+ AU10P 器件與 Lattice Mach LFMXO5 器件在 FMAX 目標定於 150 MHz 時的效能；以及 AMD Kintex UltraScale+ KU5P 器件與 Lattice Avant E70 器件在 FMAX 目標定於 200 MHz 時的效能。P&R 效能會因器件、設計、配置和其他因素而異。(VIV-011)
- 根據 2024 年 7 月的 AMD 分析，分析的依據是使用 JESD51 標準之 θJa 定義與同等級的 Lattice 套件所發佈的資料表。所述結果均為暫定，且將因架構、封裝尺寸、速度等級、器件、設計、配置和其他因素而有所不同。(COP-002)
- 根據 AMD 2024 年 7 月的分析，計算了 (16 nm) AMD Artix UltraScale+ AU7P FPGA 和 (16 nm) Lattice Avant E70 FPGA 的 30 個開放核心設計在各自最高速度等級下的平均 FMAX 比率。結果將根據架構、器件、速度等級、封裝尺寸、設計、配置和其他因素而有所不同。(AUS-010)
- 根據 2024 年 7 月的 AMD 測試，本測試測量以 LUT6 架構為基礎的 AMD Artix 7 A100T (28 nm) 與 Artix UltraScale+ AU7P (16 nm) 的使用率分數，對比以 LUT4 架構為基礎的 Lattice Nexus MachXO5 25 (28 nm) 以及 Lattice Avant E70 (16 nm) 器件的使用率分數，分別在 AMD Vivado 2024.1 和 Lattice Radiant 2024.1 上進行量測，涵蓋了不同的速度等級，並在 30 個開放核心設計中取了平均值。結果將根據架構、器件、速度等級、封裝尺寸、設計、配置和其他因素而有所不同。(COP-001)
- 最高每邏輯單元 I/O 是根據 AMD 內部分析，分析的資料根據為 AMD Spartan UltraScale+ SU10P FPGA 產品資料表，以及 Efinix、Intel、Lattice 和 Microchip 同級 FPGA 競品的已發佈資料表，競品的節點大小均在 28 nm 以下。每 I/O 成本降低是根據截至 2024 年 2 月的 AMD 清單價格，比較為了完成至少要 200 GPIO 的設計，AMD Spartan UltraScale+ SU10P 與 Spartan 7 7550 FPGA 各需多少成本。(SUS-011)
- 此推估是根據 2024 年 1 月的 AMD 實驗室內部分析，使用根據 AMD Artix UltraScale+ AU7P FPGA 邏輯單元計數差異的總功耗計算（靜態加動態功耗），去估算 16 nm AMD Spartan UltraScale+ SU35P FPGA 對比 28 nm AMD Artix 7 7A35T FPGA 的功耗，估算工具是 Xilinx Power Estimator (XPE) 工具 2023.1.2 版。總功耗估算和推估將在產品上市時，因設計、配置、使用情況和其他因素而有所不同。(SUS-003)