作者: AMD
Ethernet Lite 媒體存取控制器 (Media Access Controller, MAC) 設計目的是為了整合電機電子工程師學會 (Institute of Electrical and Electronics Engineers, IEEE) 標準802.3 MII 規格所述的適用功能，規格內容應以此規格為準。
隨附於 EDK™，無額外費用。
Ethernet Lite 媒體存取控制器 (Media Access Controller, MAC) 設計目的是為了整合電機電子工程師學會 (Institute of Electrical and Electronics Engineers, IEEE) 標準802.3 MII 規格所述的適用功能，規格內容應以此規格為準。
Ethernet Lite MAC 支援 IEEE 標準802.3 媒體獨立介面 (Media Independent Interface, MII) 對業界標準實體層 (Physical Layer, PHY) 器件，會透過處理器區域匯流排 (Processor Local Bus, PLB) 介面與處理器通訊。此設計提供每秒 10 Megabit (Mbps) 和 100 Mbps（亦稱為高速乙太網路）介面。其目的是為了以最低限度的必要功能，提供使用最少資源的乙太網路介面。
硬體評估逾時時間 *：約 1 到 8 小時
AMD 提供下列三模式乙太網路 MAC 解決方案：
AMD 軟式三模式乙太網路 MAC 核心授權必須另外取得專案或全據點授權。
| LogiCORE™ | 交付工具 | 授權 | AXI4 支援 | 軟體支援 | 支援的器件系列 |
|---|---|---|---|---|---|
| 三模式乙太網路 MAC v9.0 (AXI) |
Vivado™ | 必須取得授權 EF-DI-TEMAC-PROJ 或 EF-DI-TEMAC-SITE |
AXI4-Stream AXI4-Lite |
Vivado 2022.2 | Versal™ 自適應 SoC Artix™ UltraScale+™ Kintex™ UltraScale+ Virtex™ UltraScale+ Zynq™ UltraScale+ Kintex UltraScale™ Virtex UltraScale Zynq 7000 Artix 7 Kintex 7 / -2L Virtex 7 / XT / HT / -2L |
| V5.5 (AXI) | ISE™ CORE Generator™ | 必須取得授權 EF-DI-TEMAC-PROJ 或 EF-DI-TEMAC-SITE |
AXI4-Stream AXI4-Lite |
ISE 14.4 | Zynq 7000
|
| 三模式乙太網路 MAC v4.6（非 AXI） |
ISE CORE Generator | 必須取得授權 EF-DI-TEMAC-PROJ 或 EF-DI-TEMAC-SITE |
ISE 14.1 | Virtex 6 HXT / LXT / SXT / -1L Virtex 5 FXT / SXT / LXT Virtex 5 LX Virtex 4 FX / SX / LX Spartan 6 LX / LXT Spartan 3A DSPSpartan 3 / 3E |
|
| AXI 1G/2.5G Ethernet Subsystem v7.2 | Vivado | 必須取得授權 EF-DI-TEMAC-PROJ、 EF-DI-TEMAC-SITE， 或使用 Virtex 器件中免費的嵌入式 TEMAC |
AXI4-Stream AXI4-Lite |
Vivado 2022.2 | Versal 自適應 SoC Kintex UltraScale+ Virtex UltraScale+ Zynq UltraScale+ Kintex UltraScale Virtex UltraScale Zynq 7000 Artix 7 Kintex 7 Virtex 7 Spartan 7 |
|
v3.01a |
EDK | 必須取得授權 EF-DI-TEMAC-PROJ、 EF-DI-TEMAC-SITE， 或使用 Virtex 器件中免費的嵌入式 TEMAC |
AXI4-Stream AXI4-Lite |
ISE 14.1 | Kintex 7 Virtex 7 Virtex 6 HXT / LXT / SXT Spartan 6 LXT / LX |
XPS_LL_TEMAC
（軟式 TEMAC 配備） |
EDK | 必須取得授權 EF-DI-TEMAC-PROJ、 EF-DI-TEMAC-SITE， 或使用 Virtex 器件中免費的嵌入式 TEMAC |
ISE 12.4 EDK 12.4 |
Virtex 5 SXT / LXT Virtex 5 LX Virtex 4 FX / SX / LXSpartan 3A / 3AN / 3A-DSP |
|
|
|
Vivado
|
隨附於 Vivado | AXI4 AXI4-Lite |
Vivado 2019.1
|
Kintex UltraScale+ Virtex UltraScale+ Zynq UltraScale+ Kintex UltraScale Virtex UltraScale Zynq 7000 Artix 7 Kintex 7 Virtex 7 |
|
v1.01b
|
EDK™ | 隨附於 EDK | AXI4 AXI4-Lite |
EDK 14.1 | Zynq 7000 Kintex 7 Artix 7 Virtex 7 Virtex 6 HXT / LXT / SXTSpartan 6 LXT / LX |
| XPS Ethernet Lite v4.00a |
EDK | 隨附於 EDK | ISE 12.3 | Virtex 6 HXT / LXT / SXT Virtex 5 TXT / SXT / LX Virtex 4 SX / LX / FX Spartan 6 LXT / LX Spartan 3A / 3ANSpartan 3 / 3E |
| LogiCORE | 交付工具 | 授權 | AXI4 支援 | 軟體支援 | 支援的器件系列 |
Ethernet AVB Endpoint v5.4 |
ISE™ CORE Generator™ | 必須取得授權 EF-DI-EAVB-EPT-SITE |
AXI4-Stream AXI4-Lite |
Vivado™ 2012.1 | Artix™ 7 Kintex™ 7 / -2LVirtex 7 / XT / HT / -2L |
| Ethernet AVB Endpoint v5.4 |
ISE CORE Generator | 必須取得授權 EF-DI-EAVB-EPT-SITE |
AXI4-Stream AXI4-Lite |
ISE 14.1 | Zynq™ 7000 Artix 7 Kintex 7 / -2L Virtex™ 7 / XT / HT / -2L Virtex 6 CXT / HXT / LXT / SXT / -1L Virtex 5 FXT / SXT / LXT Virtex 5 LX Spartan™ 6 LX / LXT Spartan 3A DSP |
| Ethernet AVB Endpoint v3.2 |
ISE CORE Generator | 必須取得授權 EF-DI-EAVB-EPT-SITE |
AXI4-Stream AXI4-Lite |
ISE 14.1 | Virtex 6 CXT / HXT / LXT / SXT / -1L Virtex 5 FXT / SXT / LXT Virtex 5 LX Spartan 6 LX / LXT Spartan 3A DSP |
| LogiCORE™ | 交付工具 | 授權 | AXI4 支援 | 軟體支援 | 支援的器件系列 |
| 隨附於 ISE™ CORE Generator™ | |||||
| Virtex™ 6 Embedded TEMAC Wrapper v2.3 (AXI) v1.6（非 AXI） |
隨附於 ISE CORE Generator | 無需授權 | AXI4-Stream AXI4-Lite |
ISE 14.1 | Virtex 6 CXT / HXT / LXT / SXT / -1L |
Virtex 5 Embedded TEMAC Wrapper
|
隨附於 ISE CORE Generator | 無需授權 | ISE 14.1 | Virtex 5 TXT / FXT / SXT / LXT | |
| Virtex 4 Embedded TEMAC Wrapper v4.8 |
隨附於 ISE CORE Generator | 無需授權 | ISE 12.1 | Virtex 4 FX | |
| 隨附於 EDK™ | |||||
XPS_LL_TEMAC
（硬式 TEMAC 配置） |
隨附於 EDK | 不需分開授權 | ISE 11.4 或更新版本 | Virtex 6 CXT / HXT / LXT / SXT / -1L Virtex 5 FXT / SXT / LXT Virtex 4 FX / SX / LX |
|
Download the required software from the AMD Downloads page. For information on New Features, Known Issues, and Patches please refer to the Licensing Solution Center.
* A Hardware Evaluation license for any of the IP cores above will enable you to parameterize, generate and instantiate these cores in your design. You will also be able to perform functional and timing simulation and generate a bitstream that you can use to download and configure your design in hardware.
The IP cores in this table will be fully functional in the programmed device for certain amount of time. After this time, the IP will "time out" (cease to function) and you will need to download and configure the FPGA again.
* 上述任何知識產權 (Intellectual Property, IP) 核心的硬體評估授權，可讓您在設計中參數化、產生並實體化這些核心。您也可以執行功能與時序模擬，並產生位元流，可以用來在硬體中下載並配置設計。
此表中的 IP 核心在程式設定的器件中會發揮完整功能一段時間。在此之後，IP 會「逾時」（停止運作），您將需要再次下載並設定現場可程式化閘陣列 (Field-Programmable Gate Arrays, FPGAs)。
特定 AMD 技術可能需要第三方的啟用或啟動。支援的功能可能會因作業系統而異。 如需特定功能，請向系統製造商確認。沒有技術或產品是絕對安全的。