PCB 설계, 검증, 제조 테스트를 지원하는 AMD 적응형 SoC 및 FPGA 디바이스 파일입니다.
- 패키지 핀아웃 파일
- BSDL 모델
PCB 레이아웃, 라우팅, 시스템 통합에 사용되는 디바이스 핀 및 기능의 상세 매핑입니다.
연결을 검증하고 보드 수준 디버깅 및 제조 테스트를 수행하기 위해 JTAG 기반 경계 스캔 테스트에 사용되는 파일입니다.
Versal™, Zynq™ UltraScale+™, Zynq™ 7000 SoC에 대한 BSDL 모델 및 UltraScale+, UltraScale™, 7 시리즈 FPGA
BSDL 모델 파일(ZIP - 26.28MB)
MD5 SUM 값: 1f84fd88930411c4afab66c1a0c570ef
마지막 업데이트: 2026년 3월 26일
검증 다운로드
검증 방법에 대한 자세한 내용은 UG973 - 릴리즈 노트, 설치, 라이선스를 참조하십시오.
구형 FPGA, CPLD, PROM용 BSDL 모델 아카이브
BSDL 모델 아카이브 파일(ZIP - 27.56MB)
MD5 SUM 값: c899ffc40a2ad0145424c703f589b00b
마지막 업데이트: 2024년 2월 12일