Dateien für adaptive SoCs und FPGA Chips von AMD, die PCB-Design, Validierung und Fertigungstests unterstützen.

Detaillierte Zuordnungen der Pins des Bausteins und der Funktionen, die für PCB-Layout, Routing und Systemintegration verwendet werden.

Dateien, die für JTAG-basierte Boundary-Scan-Tests verwendet werden, um die Konnektivität zu validieren und Debugging- und Fertigungstests auf Platinenebene zu ermöglichen.

BSDL-Modelle für Versal™, Zynq™ UltraScale+™ und Zynq™ 7000 SoCs sowie UltraScale+, UltraScale™ und 7-Serie FPGAs

BSDL-Modelldatei (ZIP – 26,28 MB)
Wert für MD5 SUM: 1f84fd88930411c4afab66c1a0c570ef
Zuletzt aktualisiert: 26. März 2026

Download-Verifizierung

Einzelheiten zur Verifizierung finden Sie unter UG973 – Versionshinweise, Installation und Lizenzierung.

Digests
Signatur
Öffentlicher Schlüssel

Archiv für BSDL-Modelle für ausgereifte FPGAs, CPLDs und PROMs

BSDL-Modellarchivdateien (ZIP – 27,56 MB)
Wert für MD5 SUM: c899ffc40a2ad0145424c703f589b00b
Zuletzt aktualisiert: 12. Februar 2024