支援 PCB 設計、驗證與製造測試的 AMD 自適應 SoC 與 FPGA 器件檔案。

器件腳位與功能的詳細對應資料，用於 PCB 佈局、繞線與系統整合。

用於聯合測試工作群組 (Joint Test Action Group, JTAG) 型邊界掃描測試的檔案，可驗證連線能力，並實現板級除錯與製造測試。

適用於 Versal™、Zynq™ UltraScale+™、Zynq™ 7000 SoC，以及 UltraScale+、UltraScale™ 與 7 系列 FPGA 的 BSDL 模型

BSDL 模型檔案 (ZIP - 26.28 MB)
MD5 總和值：1f84fd88930411c4afab66c1a0c570ef
最後更新時間：2026 年 3 月 26 日

下載驗證

有關驗證方式的詳細資料，請參閱 UG973 - 發行說明、安裝與授權。

摘要
簽章
公開金鑰

適用於成熟 FPGA、CPLD 與 PROM 的 BSDL 模型封存檔

BSDL 模型封存檔案 (ZIP - 27.56 MB)
MD5 總和值：c899ffc40a2ad0145424c703f589b00b
最後更新時間：2024 年 2 月 12 日