作者: AMD
此 LogiCORE™ IP Serial RapidIO Gen 2 解決方案設計符合第 2.1 代快速輸入輸出 (Rapid Input Output, RapidIO) 規格，是由具高度彈性且最佳化的序列快速 IO 實體層核心，加上一個邏輯 (I/O) 及傳輸層核心所組成。
此 LogiCORE™ IP Serial RapidIO Gen 2 解決方案設計符合第 2.1 代快速輸入輸出 (Rapid Input Output, RapidIO) 規格，是由具高度彈性且最佳化的序列快速 IO 實體層核心，加上一個邏輯 (I/O) 及傳輸層核心所組成。此 IP 解決方案以網路連線表格式提供，並包含輔助的範例設計碼。其第二代 IP 支援 1x、2x 和 4x 通道寬度。它隨附可配置的緩衝區設計、參考時脈模組、重置模組以及配置結構參考設計，允許在選擇特定應用所需的功能區塊時，能擁有完整的彈性。此解決方案支援 Verilog 設計環境。此 IP 核心的資料路徑利用 AXI-4 Stream 介面，配置（維護）交易則使用 AXI4-Lite 介面。此核心設計旨在確保時序可測，進而大幅縮減工程設計所需時間，讓資源能投入至使用者具體的應用邏輯。
如需第 1.3 代序列快速 IO（加上第 2 代 5G 線路速率的延伸功能）的 LogiCORE IP，請參閱 Serial RapidIO LogiCORE IP
硬體評估逾時時間 *：約 8 小時
| LogiCORE™ | 版本 | AXI 支援 | 軟體支援 | 支援的器件系列 |
|---|---|---|---|---|
| Serial RapidIO IP Gen 2 | v4.1 | AXI-4 Stream AXI-Lite |
Vivado™ 2023.2 | Kintex™ UltraScale+™ Virtex™ UltraScale+ Zynq™ UltraScale+ Kintex UltraScale™ Virtex UltraScale Zynq 7000 Artix™ 7 Kintex 7 / -2L Virtex 7 / -2L / XT |
| Serial RapidIO IP Gen 2 | v1.7 | AXI-4 Stream AXI-Lite |
ISE™ 14.5 | Artix 7 Kintex 7 / -2L Virtex 7 / -2L / XT / HT Virtex 6 HXT / LXT / SXT / CX |
* 上述任何知識產權 (Intellectual Property, IP) 核心的硬體評估授權，可讓您在設計中參數化、產生並實體化這些核心。您也可以執行功能與時序模擬，並產生位元流，可以用來在硬體中下載並配置設計。
此表中的 IP 核心在程式設定的器件中會發揮完整功能一段時間。在此之後，IP 會「逾時」（停止運作），您將需要再次下載並設定現場可程式化閘陣列 (Field-Programmable Gate Arrays, FPGAs)。
特定 AMD 技術可能需要第三方的啟用或啟動。支援的功能可能會因作業系統而異。 如需特定功能，請向系統製造商確認。沒有技術或產品是絕對安全的。