Vivado IP リリース ノート
このアンサーには、すべての「Vivado™ IP リリース ノート - すべての IP 変更ログ情報」アンサーと関連する Vivado ツール リリースがリストされています。
作成者: AMD
IEEE Clause 74 FEC IP コアは、/802.3-IEEE Standard for Ethernet IEEE 802.3-2015 に定義されているとおりに IEEE Clause 74 FEC 機能 (KR FEC として知られている) を実行します。
IEEE 802.3 Clause 74 FEC IP コアは、IEEE 802.3-2015 イーサネット規格の Clause 74 に記載されているとおりに IEEE Clause 74 FEC (「KR FEC」とも呼ばれる) の機能を実行します。
このコアは、Clause 74 FEC を使用する各種規格に対応しており、10G および 25G BASE-R イーサネット PHY の FEC 実装のほか、16G Fibre Channel (16G FC) リンクやその他の規格にも使用できます。詳細は、「Fibre Channel Framing and Signaling - 4 T11/15-253v2」 (rev 1.40、INCITS、2015 年 10 月) を参照してください。
ハードウェア評価のタイムアウト期間 * : 約 1 ~ 8 時間
| LogiCORE™ | バージョン | ソフトウェア サポート | サポートするデバイス ファミリ |
|---|---|---|---|
| IEEE 802.3 Clause 74 FEC EF-DI-CLAUSE74-FEC-PROJ EF-DI-CLAUSE74-FEC-SITE |
v1.0 | Vivado™ 2018.1 | Kintex™ UltraScale+™ Virtex™ UltraScale+ Zynq™ UltraScale+ Kintex UltraScale™ Virtex UltraScale |
必要なソフトウェアは AMD のダウンロード ページからダウンロードしてください。新機能、既知の問題、パッチについての詳細は、ライセンス ソリューション センターをご覧ください。
* ハードウェア評価ライセンスでは、ご自分のデザインに上記のコアをパラメーター指定、生成、インスタンシエートできます。また、ファンクションおよびタイミング シミュレーションを実行でき、ハードウェアにデザインをダウンロードおよびコンフィギュレートできるビットストリームも生成できます。
この表中の IP コアは、プログラムされたデバイスで一定の時間正常に動作します。この時間を過ぎると、IP は「タイムアウト」 (機能を停止) し、FPGA を再度ダウンロードおよび設定する必要があります。
一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。 具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。