LD-based Parallel Latch
by: AMD
LD-based Parallel Latch IP 코어는 1~64 비트 폭의 래치-기반 데이터 레지스터입니다.
- 설계 도구 지원: ISE Design Suite
- 번들 구성: ISE Design Suite
- 디바이스 지원: Spartan 3, Spartan 3E, Virtex FPGAs, Virtex E, Virtex II, Virtex II Pro
by: AMD
LD-based Parallel Latch IP 코어는 1~64 비트 폭의 래치-기반 데이터 레지스터입니다.
LD-based Parallel Latch IP 코어는 1~64 비트 폭의 래치-기반 데이터 레지스터입니다. 제공되는 옵션으로는 Clock Enable, Asynchronous Set, Clear 및 Init, Synchronous Set, Clear 및 Init가 있습니다. 선택적으로 RPM(Relationally Placed Macro) 또는 배치되지 않은 로직으로 출력을 생성할 수 있습니다. RPM 형식의 출력은 열 형식입니다.
특정 AMD 기술을 사용하려면 타사 활성화 또는 활성화가 필요할 수 있습니다. 지원되는 기능은 운영 체제에 따라 다를 수 있습니다. 특정 기능에 대해서는 시스템 제조업체에 문의하십시오. 어떤 기술이나 제품도 완전히 안전할 수는 없습니다.