ISE Release Notes
This document contains a listing of release note tables, one for each IP core.
-
画像を拡大
LD-based Parallel Latch
作成者: AMD
The LD-based Parallel Latch IP core is a latch-based data register with 1 to 64 bits width.
- デザイン ツール サポート: ISE Design Suite
- バンドル内容: ISE Design Suite
- デバイス サポート: Spartan 3, Spartan 3E, Virtex FPGAs, Virtex E, Virtex II, Virtex II Pro