ISE-Versionshinweise
Dieses Dokument enthält eine Auflistung der Versionshinweise, eine für jeden IP-Kern.
von: AMD
Der LD-based Parallel Latch-IP-Kern ist ein Latch-basiertes Datenregister mit einer Breite von 1 bis 64 Bit.
Der LD-based Parallel Latch-IP-Kern ist ein Latch-basiertes Datenregister mit einer Breite von 1 bis 64 Bit. Die verfügbaren Optionen sind „Clock Enable“, „Asynchronous Set“, „Clear“ und „Init“ sowie „Synchronous Set“, „Clear“ und „Init“. Er kann optional einen Output als relational platziertes Makro (relationally placed macro, RPM) oder als nicht platzierte Logik generieren. Der Output in RPM-Form ist spaltenförmig.
Bestimmte AMD Technologien erfordern möglicherweise die Ermöglichung oder Aktivierung durch Dritte. Die unterstützten Funktionen können je nach Betriebssystem variieren. Bitte informieren Sie sich beim Systemhersteller über spezifische Funktionen. Keine Technologie oder kein Produkt kann vollständig sicher sein.