Versionshinweise zu Vivado IP
Dieser Artikel enthält eine Liste aller Antwortdatensätze für „Vivado™ IP-Versionshinweise – Alle IP-Änderungsprotokollinformationen“ und der zugehörigen Version der Vivado-Tools.
von: AMD
Das Reed-Solomon Encoder LogiCORE™-Modul ist ein kompaktes Hochgeschwindigkeits-Modul, das viele verschiedene Reed-Solomon-Codierungsstandards implementiert
Das Reed-Solomon Encoder LogiCORE™-Modul ist ein kompaktes Hochgeschwindigkeits-Modul, das viele verschiedene Reed-Solomon-Codierungsstandards implementiert, darunter G.709, DVB, ATSC, IEES, ITU-T J.83 und CCSDS. Der Kern ist vollständig synchron, verwendet einen einzelnen Takt und unterstützt kontinuierliche Ausgabedaten ohne Lücken zwischen Codeblöcken. Der Kern ist parametrierbar, sodass Entwickler die Symbolbreite und die Länge des Codeblocks steuern können. Dieses Modul unterstützt verkürzte Codes und jedes primitive Feldpolynom für eine bestimmte Symbolbreite. Der Kern unterstützt ein benutzerdefiniertes Generatorpolynom.
Zeitüberschreitung bei Hardwareevaluierung *: ~ 2–3 Std.
| LogiCORE™ | Version | AXI4-Unterstützung | Software-Unterstützung | Unterstützte Chipfamilien |
|---|---|---|---|---|
| Reed-Solomon Encoder | v9.0 | AXI4-Stream | Vivado™ 2021.1 | Adaptives Versal™ SoC Kintex™ 7 UltraScale+™ Virtex™ 7 UltraScale+ Zynq™ 7000 UltraScale+ Kintex UltraScale™ Virtex UltraScale Artix™ 7 Kintex 7 / -2L Virtex 7/-2L/XT |
| Reed-Solomon Encoder | v9.0 | AXI4-Stream | ISE™ 14.1 | Artix 7 Kintex 7/-2L Virtex 7/-2L/XT Virtex 6 CXT/HXT/LXT/SXT/-1L Spartan™ 6 LXT/LX |
| Reed-Solomon Encoder | v7.1 | Legacy | ISE 14.1 | Artix 7 Kintex 7/-2L Virtex 7/-2L/XT Virtex 6 CXT/HXT/LXT/SXT/-1L Virtex 5 LXT/SXT FXT TXT Virtex 4 FX/SX/LX Spartan 6 LX/LXT Spartan 3A/3AN/3A-DSP Spartan 3/3E |
Erforderliche Software von der AMD Downloads-Seite herunterladen. Informationen zu neuen Funktionen, bekannten Problemen und Patches finden Sie im Lizenzierungscenter.
* Mit einer Lizenz für Hardware-Evaluation für einen der oben genannten IP-Kerne können Sie diese Kerne in Ihrem Design parametrieren, generieren und instanziieren. Außerdem können Sie eine Funktions- und Zeitsimulation durchführen und einen Bitstrom generieren, mit dem Sie Ihr Design in der Hardware herunterladen und konfigurieren können.
Die IP-Kerne in dieser Tabelle sind im programmierten Gerät für einen bestimmten Zeitraum voll funktionsfähig. Nach diesem Zeitraum wird die IP deaktiviert (funktioniert nicht mehr), und Sie müssen das FPGA erneut herunterladen und konfigurieren.
Bestimmte AMD Technologien erfordern möglicherweise die Ermöglichung oder Aktivierung durch Dritte. Die unterstützten Funktionen können je nach Betriebssystem variieren. Bitte informieren Sie sich beim Systemhersteller über spezifische Funktionen. Keine Technologie oder kein Produkt kann vollständig sicher sein.