機能 IP ブロック ライブラリ
AUP は、回路図ビューでのデジタル デザインの作成に使用できる基本的な機能 IP ブロック ライブラリを開発しました。このチュートリアルと演習は、AUP サポート ボードで利用できるように作成されています。The laboratory material is targeted for use in a introductory Digital Design course where professors want to include FPGA technology in the course to validate the learned principles through creating designs using Vivado.
このチュートリアルは、Vivado IP インテグレーター (IPI) を使用して AMD プログラマブル デバイスのデジタル デザイン フローをユーザー (学生) に紹介することを目的としています。 このガイド - 独自の IPI ブロックの作成方法 - は、カスタム IPI ブロックを作成し、今後のデザインで利用する手順を示します。
Supporting Material
Basys 3 マスター XDC ファイル | basys3_master.xdc | |||
Basys 3 リファレンス マニュアル | basys3_rm.pdf | |||
Basys 3 回路図 | basys3_sch.pdf | |||
Nexys4 Master XDC File | nexys4_master.xdc | |||
Nexys4 Reference Manual | nexys4_rm.pdf | |||
Nexys4 Schematic | nexys4_sch.pdf | |||
XUP LIB | Library Components List.pdf |