-
Course Information
- 説明
このコースでは、教授の方々向けに、Vivado™ デザイン ツールを使用する AMD FPGA のパーシャル リコンフィギュレーション デザイン フローの概要を説明します。
- レベル
Intermediate
- 時間
2 日間
- 参加対象者
Professors who want to use partial reconfiguration technology and design flow in their research
- 前提条件
AMD FPGA とハードウェア デザインの概念の理解
Vivado と SDK の経験 (推奨)
習得できるスキル
After completing this workshop, you will be able to:
- パーシャル リコンフィギュレーションで使用する基本的な用語を理解する
- List the fundamental steps involved in developing a design capable of partial reconfiguration
- Learn capabilities of and restrictions imposed by the reconfiguration tools
- Zynq™ の組み込み型プロセッサを用いるリコンフィギャラブル システムをデザインする
- ダイレクト JTAG プログラミング、プロセッサからの PCAP アクセス、AXI HWICAP IP を用いた ICAP アクセス、カスタム ICAP プロセッサ、Partial Reconfiguration Controller (PRC) など、さまざまな手法を使用してパーシャル リコンフィギュレーション システムを実装する
- Vivado Design Suite、Vivado アナライザー、ソフトウェア開発キット (SDK) ツールを使用して、パーシャル リコンフィギュレーション可能なデザインを設計、開発、デバッグする
Course Overview
1 日目:
- パーシャル リコンフィギュレーション (PR) の概要
- PR デザイン向け Vivado の概要
- 演習 1: パーシャル リコンフィギュレーション デザイン フローの概要
- パーシャル リコンフィギュレーション (PR) 機能を有効にした Vivado を使用して、HDL モデルを合成し、デザインを実装します。
- パーシャル リコンフィギュレーション (PR) 機能を有効にした Vivado を使用して、HDL モデルを合成し、デザインを実装します。
- PR デザイン制約
- Partial Reconfiguration Controller (PRC)
- Vivado アナライザーによるデバッグ
- 演習 2: ハードウェア トリガーとデバッグに PRC を使用する
- Partial Reconfiguration Controller (PRC) コアを使用して、2 つの RM を持つ 1 つの RP を含むデザインをリコンフィギュレーションします。Vivado Logic Analyzer コアを使用してデザインをデバッグします。
- Partial Reconfiguration Controller (PRC) コアを使用して、2 つの RM を持つ 1 つの RP を含むデザインをリコンフィギュレーションします。Vivado Logic Analyzer コアを使用してデザインをデバッグします。
- Zynq における組み込みデザイン
2 日目:
- 演習 3: リコンフィギャラブル プロセッサ ペリフェラル
- Vivado IP インテグレーターとソフトウェア開発キットを使用して、Zynq の ARM Cortex-A9 プロセッサ システムを用いたリコンフィギャラブル ペリフェラルを作成します。
- Vivado IP インテグレーターとソフトウェア開発キットを使用して、Zynq の ARM Cortex-A9 プロセッサ システムを用いたリコンフィギャラブル ペリフェラルを作成します。
- HWICAP IP の使用
- 演習 4: AXI HWICAP によるリコンフィギュレーション
- AXI HWICAP IP を用いてリコンギャラブル デザインを作成します。
- AXI HWICAP IP を用いてリコンギャラブル デザインを作成します。
- カスタム ICAP プロセッサを用いた ICAP の駆動
- 演習 5: カスタム ICAP プロセッサによるユーザー ロジックのリコンフィギュレーション
- 提供された軽量カスタム IP を用いて ICAP リソースにアクセスし、デザインをリコンフィギュレーションします。
- 提供された軽量カスタム IP を用いて ICAP リソースにアクセスし、デザインをリコンフィギュレーションします。
- PRC の高度な機能
- 演習 6: PRC を使用した HW-SW トリガーによるリコンフィギュレーション
- PRC コアを使用して、ハードウェア トリガーとソフトウェア トリガーの両方でデザインをリコンフィギュレーションします。
Common to ZedBoard and ZYBO
- 演習ソース ファイル
- 演習ドキュメント (PDF)
- 演習ドキュメントおよびプレゼンテーション (docx および pptx)*
ZedBoard
ZYBO
Common to ZedBoard and ZYBO
- 演習ソース ファイル
- 演習ドキュメント (PDF)
- 演習ドキュメントおよびプレゼンテーション (docx および pptx)*
ZedBoard
ZYBO
ZedBoard
- README
- 演習ソース ファイル
- 演習ドキュメント (PDF)
- 演習ドキュメントおよびプレゼンテーション (docx および pptx)*
ZYBO
- README
- ボード ファイル (演習に必要)
- 演習ソース ファイル
- 演習ドキュメント (PDF)
- 演習ドキュメントおよびプレゼンテーション (docx および pptx)*
パーシャル リコンフィギュレーション機能は、ライセンスにより個別に有効になります。ライセンスの入手についてご確認ください。