-
Course Information
- 説明
このコースでは、教授の方々向けに、Vivado™ IP インテグレーター、ハードウェア アナライザー、Vivado HLS を使用してシステムをデザインおよびデバッグするのに必要なスキルを説明します。
- レベル
Intermediate
- 時間
2 日間
- 参加対象者
AMD のプログラマブル テクノロジに精通し、Zynq™ を使用した SoC ベースのシステム デザインの習得を希望している大学教授。
- 前提条件
デジタル ロジックおよび FPGA デザインの経験
Vivado Design Suite の基礎的な経験
C プログラミングに関する基礎知識
習得できるスキル
After completing this workshop, you will be able to:
- AMD のデザインの制約を用いて性能を引き出す
- Vivado と IP インテグレーターを使用して、ZedBoard 上に配置された Zynq の ARM プロセッサをターゲットとするエンベデッド システムを迅速に構築する
- ハードウェア システムを AMD のペリフェラルで拡張する
- カスタム ペリフェラルを作成し、システムに追加する
- Debug a design using Vivado hardware analyzer
- Use Vivado HLS to generate an IP-XACT compliant hardware accelerator
Course Overview
1 日目:
- 7-Series Architecture Overview
- Vivado デザイン フロー
- 演習 1: HDL デザインの作成
- Use Vivado IDE to create a simple HDL design.Simulate the design using the XSIM HDL simulator available in Vivado design suite.Generate the bitstream and verify in hardware.
- Use Vivado IDE to create a simple HDL design.Simulate the design using the XSIM HDL simulator available in Vivado design suite.Generate the bitstream and verify in hardware.
- AMD デザイン制約
- 演習 2: AMD デザイン制約
- Create a project with I/O Planning type, enter pin locations, and export it to the rtl.Then create the timing constraints and perform the timing analysis.
- Create a project with I/O Planning type, enter pin locations, and export it to the rtl.Then create the timing constraints and perform the timing analysis.
- IP インテグレーターとエンベデッド システム デザイン フロー
- 演習 3: IP インテグレーターを使用したプロセッサ システムの作成
- Create a simple ARM Cortex-A9 based processor design targeting the ZedBoard using IP Integrator.
2 日目:
- カスタム IP を使用したエンベデッド システム デザイン
- 演習 4: 独自のカスタム IP の作成と追加
- Vivado の Manage IP 機能を使用してカスタム IP を作成し、カスタム ペリフェラルでシステムを拡張します。Write a basic C application to access the peripherals.
- Vivado の Manage IP 機能を使用してカスタム IP を作成し、カスタム ペリフェラルでシステムを拡張します。Write a basic C application to access the peripherals.
- Vivado Logic Analyzer と SDK によるシステム デバッグ
- 演習 5: Vivado Logic Analyzer コアによるデバッグ
- さまざまな Vivado Logic Analyzer コアを挿入し、システムの動作をデバッグ/解析します。
- さまざまな Vivado Logic Analyzer コアを挿入し、システムの動作をデバッグ/解析します。
- Profiling and Performance Improvement
- Introduction to High-Level Synthesis with Vivado HLS
- Improving Performance and Resource Utilization
- Creating an Accelerator
- 演習 6: アクセラレータを使用したプロセッサ システムの作成
- Profile an application performing a function both in software and hardware.Create an accelerator in Vivado HLS.生成されたアクセラレータを使用して完全なシステムを構築します。
Common to ZedBoard and ZYBO
- 演習ドキュメント (PDF)
- 演習ドキュメントおよびプレゼンテーション (docx および pptx)*
ZedBoard
ZYBO
- README
- 演習ソース ファイル
- ボード ファイル (演習に必要)
- 演習解答*
ZedBoard と Zybo に共通
- 演習ドキュメント (PDF)
- 演習ドキュメントおよびプレゼンテーション (docx および pptx)*
ZedBoard
Zybo
- README
- 演習ソース ファイル
- ボード ファイル (演習に必要)
- 演習解答*
ZedBoard
- README
- 演習ソース ファイル
- 演習ドキュメント (PDF)
- 演習ドキュメントおよびプレゼンテーション (docx および pptx)*
- 演習解答*
Zybo
- README
- 演習ソース ファイル
- 演習ドキュメント (PDF)
- 演習ドキュメントおよびプレゼンテーション (docx および pptx)*
- 演習解答*