AMD Vivado™ 검증 및 디버그

Vivado IDE에 포함되어 있는 Hardware Manager를 통해 사용자는 디바이스를 프로그래밍하고 비트스트림 생성 후 설계를 디버깅할 수 있습니다. Hardware Manager를 사용하면 하나 이상의 FPGA 디바이스가 포함된 하드웨어 대상을 연결하고 프로그래밍한 다음 Tcl 또는 GUI 인터페이스를 통해 Logic Analyzer, Serial I/O Analyzer, Memory Calibration Debug 등 설계의 디버그 IP와 상호 작용할 수 있습니다.

• FPGA용 디바이스 프로그래머, 구성 메모리 디바이스, eFUSE AES 키/레지스터
• 디버그 자동화를 위한 Tcl 스크립팅 지원
• hw_server 및 XVC(Xilinx Virtual Cable)를 통한 네트워크에서의 원격 디버깅

Vivado는 구현된 설계의 시스템 내 로직 디버깅을 쉽게 수행할 수 있는 다양한 디버그 IP 및 도구 기능을 제공합니다.

• ILA - 이벤트를 트리거하고 내부 신호에서 데이터를 캡처하는 데 사용
• System ILA - AXI 인터페이스의 트랜잭션 수준 디버그에 사용
• VIO - 내부 신호를 모니터링하고 구동하는 데 사용
• JTAG-to-AXI - Tcl을 통한 AXI 인터페이스와의 직접 상호 작용에 사용

Vivado는 FPGA 트랜시버를 디버깅하고 최적화하는 빠르고 쉬운 방법을 제공합니다. 이 솔루션에는 맞춤형 디버그 IP(IBERT) 및 Vivado Serial I/O Analyzer 도구가 포함되어 있습니다. 함께 사용하면 직렬 I/O 채널이 시스템의 나머지 부분과 상호 작용하는 동안 여러 채널에서 BER(비트 오류율) 측정을 수행하고, 1D/2D 홍채 스캔을 수행하고, 트랜시버 매개변수를 실시간으로 조정할 수 있습니다.

트랜시버의 PMA 평가 및 데모를 위해 설계된 IBERT에는 트랜시버의 DRP 포트에 대한 액세스뿐만 아니라 데이터 패턴 생성기 및 검사기도 포함되어 있습니다. IBERT가 FPGA 내에 구현되면 Vivado Serial I/O Analyzer는 IP와 상호 작용하여 링크를 생성하고(보드의 채널과 유사), 스캔을 실행하고 결과를 그래픽으로 확인하여 링크의 마진을 분석할 수 있습니다.

Memory Calibration Debug 도구를 사용하면 메모리 인터페이스(DDR4/3, RLDRAM3, QDRII+, LPDDR3)의 보정 또는 데이터 오류를 신속하게 디버깅할 수 있습니다. 하드웨어 작업 전반에 걸쳐 언제든지 코어 구성, 보정 상태, 메모리 인터페이스의 데이터 마진을 보고 분석할 수 있습니다.

XVC(Xilinx Virtual Cable) 솔루션은 JTAG 케이블처럼 작동하며 물리적 케이블을 사용하지 않고도 FPGA 또는 SoC 설계 액세스 및 디버깅이 가능한 방법을 제공하는 TCP/IP 기반 프로토콜입니다. XVC 솔루션은 하드웨어 및 소프트웨어 구성 요소를 모두 갖추고 있습니다.

ChipScopy는 Versal 디바이스에 대해서만 디바이스 프로그래밍, 통신, 디버깅을 허용하는 Python API입니다. 고급 Python 함수를 사용하면 TCF 서버 연결, 디바이스 프로그래밍, 메모리 읽기/쓰기, ILA 데이터 트리거 및 캡처, VIO 레지스터 읽기/쓰기가 가능합니다. 또한 IBERT 스캔 및 스윕을 실행하고, 시스템 모니터 데이터를 읽고, NOC 성능을 모니터링하고, DDR 메트릭을 보고할 수도 있습니다.

AXI4, AXI4-Stream, AXI4-Lite용 AXI Traffic Generator

전체 AXI 및 AXI Stream Protocol Checker 지원

Zynq 7000 및 Zynq UltraScale+ MPSoC 기반 애플리케이션에 대한 기능 시뮬레이션 지원

CIPS(Control, Interfaces, and Processing System) IP의 기능 시뮬레이션 지원