Versal RF 系列
透過 18 GHz 的 RF 類比數位轉換器 (RF Analog to Digital Converter, RF-ADC) 與 RF 數位類比轉換器 (RF Digital to Analog Converter, RF-DAC)，實現精準、寬頻頻譜的可觀察性，並在最佳化 SWaP 設計中提供高達 80 TOPS 的 DSP 效能¹²，並將常用的 DSP 功能以硬式 IP 進行實作。
為您的設計推動創新
隨著 AI 需求的推波助瀾，提升處理資料與加快連線能力的需求與日俱增，為盡量縮短從資料到取得深入解析的延遲，效率越來越重要。AMD 自適應 SoC 和 FPGA 產品組合，具有歷經證明的出色成績，其無與倫比的系統層級效率和供應鏈韌性，將協助您達成產品目標。選擇 AMD，開啟自適應運算解決方案的未來。
釋放更多系統層級價值
AMD Versal™ 自適應 SoC 以先進的知識產權 (Intellectual Property, IP)、現代工具和強大硬體協助您加速創新。
確保供應鏈可靠性
AMD 全球供應策略可確保產品穩定一致，並縮短備貨時間。
與業界公認的產業領導者合作
AMD 提供您長期穩定性、出色的技術支援，以及面向未來的可信賴藍圖。
解決方案
AMD 器件提供彈性的連線能力、最佳化的系統效能與效率、安全性以及可靠性。以 AMD 自適應運算產品組合為核心打造的創新解決方案，讓您的下一個設計脫胎換骨。
汽車 ADAS 啟用
第 2 代 AMD Versal AI Edge 系列器件支援多種感測器與彈性的即時訊號處理功能，可提升 L2 至 L4 應用的響應速度、資料處理、功能安全性和安全性，並以第 1 代 Versal AI Edge 系列每瓦 TOPS AI 推論效能的 3 倍為目標。1
因應寬頻頻譜涵蓋範圍需求
現代無線電頻率 (Radio Frequency, RF) 應用需要寬廣的頻譜涵蓋範圍、高取樣率與增強的訊號處理能力，以及最佳化的尺寸、重量和功耗 (Size, Weight, and Power, SWaP)。AMD Zynq™ UltraScale+™ RFSoC、Versal RF 器件，以及 Mercury Systems 系統級封裝 (System-in-Package, SiP) 適用於各種電磁頻譜作戰 (electromagnetic spectrum operations, EMSO)。
診斷造影解決方案
在醫療照護領域中，對於應用程式的品質、可靠性、安全性、安全以及產品壽命皆有高度要求。藉由第 2 代 Versal AI Edge 系列器件，您打造下一波創新產品時無須妥協，可提供關鍵深入解析並帶來轉型成果。
更高水準的廣播 AV 效能
從擷取內容到實現虛擬創作與建立直播活動，第 2 代 Versal Prime 系列器件具備增強的視訊和圖形功能，讓廣播與專業影音 (Audio and Video, AV) 設備供應商能夠提供更具吸引力的體驗。
隆重推出 AMD Spartan™ UltraScale+ 和 Versal 器件的安全性功能
保護您的產品抵禦不斷演變的威脅環境是極其重要的。現代設計必須具備高度韌性，才能因應旁路攻擊、位元流竄改、韌體操控、故障攻擊和供應鏈漏洞等威脅。
若要瞭解 AMD FPGAs 和自適應 SoC 如何提供全方位的防禦策略，請閱讀我們的白皮書。若要檢視 AMD 與競爭對手在安全性方面的比較，請造訪 AMD 安全性資料庫。
輕鬆改用 AMD
AMD 能提供開發人員將設計移轉至 AMD 自適應 SoC 及 FPGAs 時所需要的關鍵資訊、訓練與支援。
AMD 的優勢
AMD 擁抱技術創新、多元化供應鏈，並提升供應韌性和靈活度，積極落實多面向策略。
- 高效率
- NoC
- 熱
- 連線能力
- 供應鏈信心
無與倫比的運算效率
3x
每區域 RF 運算能力
10x
純量運算能力
3x
每瓦 TOPS
Versal 自適應 SoC 的最佳化硬式 IP，可提高系統層級每瓦效能。1 AMD Versal RF 系列提供比競爭對手 FPGAs 高出 3 倍的每區域運算能力。2 此外，第 2 代 Versal AI Edge 系列和第 2 代 Prime 系列相較於前一代架構，純量運算能力提升 10 倍，每瓦 TOPS 則增加 3 倍。1, 4 請參閱我們的白皮書，瞭解 AMD Versal 架構的系統層級優勢，還有與競爭對手可程式化邏輯型器件相比毫不遜色的優異效能。
可程式化 NoC 帶來高效率 SoC 設計
透過 AMD Versal 可程式化晶片上網路 (Network on Chip, NoC) 架構，打造快速高效率的設計。
58%
降低延遲
60%
減少資源使用
50%
加快開發速度
每款系列產品都擁有實現卓越設計的 NoC
AMD Versal 產品線中的每種自適應 SoC 型號，都支援完全可程式化的晶片上網路 (Network on Chip, NoC)，而且是以硬核 IP 之形式內建其中。硬體設計人員可獲得諸多益處：相較於使用軟式 IP 解決方案的競爭對手 FPGAs，寫入延遲降低達 58％、邏輯使用率減少達 60％、開發時間縮短達 50％。5, 6, 7 剛接觸到 Versal 可程式化 NoC 的開發人員，可以查看我們 Versal 專用工具 Vivado 影片系列中的 NoC 相關影片。
熱阻更優異
11x
降低熱阻
創新的世界級 AMD 無蓋封裝技術，搭配加強環技術，可將熱阻減少高達 11 倍8，並有助於降低耗電量。減少產品尺寸與重量，並支援廣泛的環境溫度範圍。AMD 透過創新的散熱效能封裝技術，可滿足邊緣和高效能部署中的 FPGAs 散熱需求。
更快的連線速度
2x
加速安全資料交易
AMD Versal 自適應 SoC 提供最快速的低功率雙倍資料率同步動態隨機存取記憶體 5 (Low Power Double Data Rate Synchronous Dynamic Random Access Memory 5, LPDDR5) 記憶體連線能力9，比競爭對手 FPGAs 快高達 2 倍的安全資料交易速度10，以及增強的主機連線能力。第 2 代 AMD Versal Premium 系列提供業界首創支援 PCIe® Gen 6 和 CXL® 3.1 的自適應 SoC，可將資料傳輸速率擴大至 64 Gb/s，以支援記憶體密集型和資料密集型工作負載。11
最大化供應鏈信心
AMD 從原物料到製造端完整監督整條製造供應鏈，確保所有供應商遵循業務持續營運計畫 (BCP) 的高度標準。AMD 確保供應鏈穩定供貨、備貨時間符合預期、確保公開透明且降低風險。
AMD 與我們的供應鏈及業界合作夥伴並肩合作，積極掌握滿足需求的機會，同時在供應鏈責任上促進社會和環境進步。探索 AMD 以靈活的策略性遠見降低全球供應鏈風險的方法。
產品組合
AMD 自適應運算產品組合整合了安全性與可靠性功能，有助於確保您的設計能因應未來的各種應用。
案例研究
-
SERMA AI 航空電子解決方案採用 AMD Versal™ 自適應 SoC
AI 航空電子解決方案使用高解析度攝影機，最遠能在距離 100 公尺處偵測並識別非常纖薄的物體。
September 09, 2025
-
Plum 採用 AMD 自適應 SoC 將 AV-over-IP 方案最佳化
Plum 的 Dante AV Ultra 產品線採用 AMD Zynq™ 自適應 SoC，為全球不同園區提供頂尖效能
August 27, 2025
-
Canoga Perkins 與 AMD 攜手打造具備 AI 功能的 5G 連線產品
Canoga Perkins 運用 AMD FPGA 實現決定性效能，提供工業自動化與企業 AI 所需要的超低延遲通訊。
August 06, 2025
-
cellXica 透過 AMD 技術實現多合一基地台設計
cellXica 使用 AMD Zynq® UltraScale+™ RFSoC，以最小的佔用面積與耗電量，為私人 5G 網路實現連線能力
July 24, 2025
-
Osprey Video 使用 AMD Zynq™ UltraScale+™ 開發視訊擷取與串流硬體
Osprey Video 是視訊擷取與直播串流解決方案的硬體製造商，而 AMD Zynq™ UltraScale+™ 可實現完全控制並協助減少 TTM。
March 25, 2025
-
Magewell 使用 AMD FPGA 開發 USB 視訊擷取裝置
Magewell 運用 AMD Artix™ UltraScale+™ 現場可程式化閘陣列 (Field-Programmable Gate Arrays, FPGA) 來實現 USB 的實體層和數位層，消除外部控制器的需求。
March 16, 2025
-
-
Fujitsu 採用 AMD Zynq™ RFSoC 打造省電的 5G 無線電
Fujitsu 選擇 AMD Zynq™ RFSoC DFE 器件，針對各種市場需求提供高成本效益、高頻寬與高能效無線電。
February 10, 2025
資源
常見問答
Versal 可程式化 NoC 用於整個 Versal 產品組合，專為在整個器件中提供高頻寬路徑所設計，能有效支援內部的垂直與水平流量。
AMD 的無蓋封裝技術結合加強環設計，搭配 AMD 蝕刻圖案，可開發最佳的散熱解決方案。
AMD 透過合作夥伴關係、分散製造據點，以及涵蓋整個供應鏈的保證計畫，將風險降到最低。
是的。開發人員應詳閱 AMD 安全性白皮書，並造訪資料庫，以進一步瞭解 AMD 優勢。
開發人員應詳閱《AMD FPGAs 與 SoC 設計轉換方法指南》，並逐一評估各模組的轉換難度。關鍵功能若需原廠支援，可透過當地支援管道進行升級與獲得協助。
聯絡
請告訴我們該如何協助您輕鬆改用 AMD。
掌握最新動態
註冊獲取最新消息。
尾註
- 每瓦每秒兆次運算數 (Tera operations per second, TOPS) 是根據 AMD 內部對於第 2 代 Versal AI Edge 系列中 AIE-ML v2 運算磚架構的效能和功率估計，使用的是 MX6 資料類型；比較對象是第一代 Versal AI Edge 系列中 AIE-ML 運算磚架構的效能規格和 AMD Power Design Manager 功率結果，使用的是 INT8 資料類型。作業條件：1 GHz FMAX，0.7 V AIE 操作電壓，100°C 接面溫度，典型程序，60% 向量負載，啟動 % = 0 < 10%。最終產品上市時，實際效能會有所不同。2024 年 3 月。(VER-023)
- 根據 AMD 於 2025 年 1 月的測試，該測試使用 AMD Power Design Manager 2024.2，去估算若採用搭載可程式化 NoC 的 Versal Prime 系列 VM1402 器件，並以 Vivado Design Suite 2024.2 合成及實作具有 24 個收發器的單一 18x12 AXI 交叉開關設計，其總耗電量多寡，另一方面則使用 Altera Quartus Power Thermal Calculator 24.2，去估算若採用搭載開源 AXI 軟式 IP 的 Altera Agilex 7 AGFB023 器件，並以 Altera Quartus 24.1 合成及實作相同單一設計，其總耗電量多寡，然後再比較此兩者高低。結果假設接面溫度 (ΘJC) 固定於 100°C，器件的製程漏電流則為最大值。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-090)
- 根據 AMD 內部分析，分析的是 Versal RF 系列 VR19xx 器件（包括硬核 IP、AI 引擎和 DSP）的理論處理能力，比較對象則為最大的 Altera Agilex 9 Direct RF 系列 ARGW027 器件。結果會根據器件、設計、配置和其他因素而異。(VER-072)
- 根據第 2 代 Versal AI Edge 系列及第 2 代 Versal Prime 系列處理系統的合併推估 DMIP 總數，其配置為 8 個 Arm Cortex-A78AE 應用核心 (@2.2 GHz) 和 10 個 Arm Cortex-R52 即時核心 (@1.05 GHz)，比較對象是第一代 Versal AI Edge 系列及 Versal Prime 系列處理系統的已發布合併 DMIP 總數。第 2 代 Versal AI Edge 系列與第 2 代 Prime 系列作業條件：最高可用速度等級、0.88 V PS 操作電壓、分割模式作業、最大支援作業頻率。第一代 Versal AI Edge 系列與 Prime 系列的作業條件：最高可用速度等級、0.88 V PS 操作電壓、最大支援作業頻率。最終產品上市時，實際的 DMIP 效能會有所不同。(VER-027)
- 根據 AMD 於 2025 年 1 月的測試，該測試測量了若採用搭載可程式化 NoC 的 AMD Versal Premium 系列 VP1202 器件，並以 AMD Vivado Design Suite 2024.1 實作單一多重管理橋接設計，其 DDR 讀寫延遲多寡，比較對象則是搭載開源 AXI 軟核 IP 的 Altera Agilex 7 AGFB027 器件，實作工具為 Altera Quartus 24.1，所實作的設計與前者相同。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-086)
- 根據 AMD 於 2025 年 1 月的測試，該測試分析了若採用搭載可程式化 NoC 的 AMD Versal Prime 系列 VM1402 器件，並以 AMD Vivado 2024.1 實作具有 24 個收發器的單一 18x12 AXI 交叉開關設計，其實作後邏輯資源使用率多寡，比較對象則是搭載開源 AXI 軟核 IP 的 Altera Agilex 7 AGFB023 器件，實作工具為 Altera Quartus 24.1。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-085)
- 根據 AMD 於 2025 年 1 月的分析，該分析計算了若採用搭載可程式化 NoC 的 AMD Versal Prime 系列 VM1402 器件，並以 AMD Vivado 2024.2 實作單一 12x12 AXI 交叉開關設計，其合成與實作建構的時間，然後取其總和，比較對象則是搭載開源 AXI 軟核 IP 的 Altera Agilex 7 AGFB023 器件，實作工具為 Altera Quartus 24.1，所實作的設計與前者相同。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-088)
- 根據 AMD 於 2025 年 1 月的內部分析，該分析使用 AMD 器件和封裝熱模型，比較 Versal Prime 系列 VM1802 器件在採取 Versal VFVC1760 有蓋封裝時的 JEDEC 雙電阻器熱阻接面至外殼溫度 (ΘJC)，以及相同器件在採取配加強環的 Versal VSVD1760 無蓋封裝時的 JEDEC 雙電阻器熱阻接面至外殼溫度 (ΘJC)。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-087)
- 根據 AMD 內部分析，分析對象為第 2 代 AMD Versal Premium 系列器件 [CXL 3.1 加上 LPDDR5X 記憶體] 的可用記憶體頻寬，比較對象為僅搭載 LPDDR5 記憶體的競爭對手同等器件。記憶體頻寬會因系統配置和其他因素而異。(VER-059)
- 根據 AMD 內部分析，分析對象為第 2 代 Versal Premium 系列器件（搭載 400 Gb/s 高速加密引擎）與競爭對手同等器件（搭載 200 Gb/s 加密引擎）。實際的線路速率會因系統配置和其他因素而異。(VER-062)
- 根據截至 2024 年 7 月的 AMD 內部分析，該分析比較搭載 CXL 3.1 和 PCIe 6.0 的第 2 代 AMD Versal Premium 系列器件，與沒有搭載 CXL 3.1 和/或搭載 PCIe Gen 4/5 的競爭對手同等器件。(VER-055)
- AMD Versal RF 系列器件的每秒兆次運算數 (TOPS) 是在最佳情況下可以執行的每秒最大運算數，可能不是典型結果。TOPS 會因器件、設計、配置和其他因素而異。(VER-084)
- 最高每邏輯單元 I/O 是根據 AMD 內部分析，分析的資料根據為 AMD Spartan UltraScale+ SU10P FPGA 產品資料表，以及 Efinix、Intel、Lattice 和 Microchip 同級 FPGA 競品的已發佈產品資料表，競品的節點大小均在 28 nm 以下。每 I/O 成本降低是根據截至 2024 年 2 月的 AMD 清單價格，比較為了完成至少要 200 GPIO 的設計，AMD Spartan UltraScale+ SU10P 與 AMD Spartan 7 7S50 各需多少成本。(SUS-011)
尾註
- 每瓦每秒兆次運算數 (Tera operations per second, TOPS) 是根據 AMD 內部對於第 2 代 Versal AI Edge 系列中 AIE-ML v2 運算磚架構的效能和功率估計，使用的是 MX6 資料類型；比較對象是第一代 Versal AI Edge 系列中 AIE-ML 運算磚架構的效能規格和 AMD Power Design Manager 功率結果，使用的是 INT8 資料類型。作業條件：1 GHz FMAX，0.7 V AIE 操作電壓，100°C 接面溫度，典型程序，60% 向量負載，啟動 % = 0 < 10%。最終產品上市時，實際效能會有所不同。2024 年 3 月。(VER-023)
- 根據 AMD 於 2025 年 1 月的測試，該測試使用 AMD Power Design Manager 2024.2，去估算若採用搭載可程式化 NoC 的 Versal Prime 系列 VM1402 器件，並以 Vivado Design Suite 2024.2 合成及實作具有 24 個收發器的單一 18x12 AXI 交叉開關設計，其總耗電量多寡，另一方面則使用 Altera Quartus Power Thermal Calculator 24.2，去估算若採用搭載開源 AXI 軟式 IP 的 Altera Agilex 7 AGFB023 器件，並以 Altera Quartus 24.1 合成及實作相同單一設計，其總耗電量多寡，然後再比較此兩者高低。結果假設接面溫度 (ΘJC) 固定於 100°C，器件的製程漏電流則為最大值。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-090)
- 根據 AMD 內部分析，分析的是 Versal RF 系列 VR19xx 器件（包括硬核 IP、AI 引擎和 DSP）的理論處理能力，比較對象則為最大的 Altera Agilex 9 Direct RF 系列 ARGW027 器件。結果會根據器件、設計、配置和其他因素而異。(VER-072)
- 根據第 2 代 Versal AI Edge 系列及第 2 代 Versal Prime 系列處理系統的合併推估 DMIP 總數，其配置為 8 個 Arm Cortex-A78AE 應用核心 (@2.2 GHz) 和 10 個 Arm Cortex-R52 即時核心 (@1.05 GHz)，比較對象是第一代 Versal AI Edge 系列及 Versal Prime 系列處理系統的已發布合併 DMIP 總數。第 2 代 Versal AI Edge 系列與第 2 代 Prime 系列作業條件：最高可用速度等級、0.88 V PS 操作電壓、分割模式作業、最大支援作業頻率。第一代 Versal AI Edge 系列與 Prime 系列的作業條件：最高可用速度等級、0.88 V PS 操作電壓、最大支援作業頻率。最終產品上市時，實際的 DMIP 效能會有所不同。(VER-027)
- 根據 AMD 於 2025 年 1 月的測試，該測試測量了若採用搭載可程式化 NoC 的 AMD Versal Premium 系列 VP1202 器件，並以 AMD Vivado Design Suite 2024.1 實作單一多重管理橋接設計，其 DDR 讀寫延遲多寡，比較對象則是搭載開源 AXI 軟核 IP 的 Altera Agilex 7 AGFB027 器件，實作工具為 Altera Quartus 24.1，所實作的設計與前者相同。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-086)
- 根據 AMD 於 2025 年 1 月的測試，該測試分析了若採用搭載可程式化 NoC 的 AMD Versal Prime 系列 VM1402 器件，並以 AMD Vivado 2024.1 實作具有 24 個收發器的單一 18x12 AXI 交叉開關設計，其實作後邏輯資源使用率多寡，比較對象則是搭載開源 AXI 軟核 IP 的 Altera Agilex 7 AGFB023 器件，實作工具為 Altera Quartus 24.1。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-085)
- 根據 AMD 於 2025 年 1 月的分析，該分析計算了若採用搭載可程式化 NoC 的 AMD Versal Prime 系列 VM1402 器件，並以 AMD Vivado 2024.2 實作單一 12x12 AXI 交叉開關設計，其合成與實作建構的時間，然後取其總和，比較對象則是搭載開源 AXI 軟核 IP 的 Altera Agilex 7 AGFB023 器件，實作工具為 Altera Quartus 24.1，所實作的設計與前者相同。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-088)
- 根據 AMD 於 2025 年 1 月的內部分析，該分析使用 AMD 器件和封裝熱模型，比較 Versal Prime 系列 VM1802 器件在採取 Versal VFVC1760 有蓋封裝時的 JEDEC 雙電阻器熱阻接面至外殼溫度 (ΘJC)，以及相同器件在採取配加強環的 Versal VSVD1760 無蓋封裝時的 JEDEC 雙電阻器熱阻接面至外殼溫度 (ΘJC)。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-087)
- 根據 AMD 內部分析，分析對象為第 2 代 AMD Versal Premium 系列器件 [CXL 3.1 加上 LPDDR5X 記憶體] 的可用記憶體頻寬，比較對象為僅搭載 LPDDR5 記憶體的競爭對手同等器件。記憶體頻寬會因系統配置和其他因素而異。(VER-059)
- 根據 AMD 內部分析，分析對象為第 2 代 Versal Premium 系列器件（搭載 400 Gb/s 高速加密引擎）與競爭對手同等器件（搭載 200 Gb/s 加密引擎）。實際的線路速率會因系統配置和其他因素而異。(VER-062)
- 根據截至 2024 年 7 月的 AMD 內部分析，該分析比較搭載 CXL 3.1 和 PCIe 6.0 的第 2 代 AMD Versal Premium 系列器件，與沒有搭載 CXL 3.1 和/或搭載 PCIe Gen 4/5 的競爭對手同等器件。(VER-055)
- AMD Versal RF 系列器件的每秒兆次運算數 (TOPS) 是在最佳情況下可以執行的每秒最大運算數，可能不是典型結果。TOPS 會因器件、設計、配置和其他因素而異。(VER-084)
- 最高每邏輯單元 I/O 是根據 AMD 內部分析，分析的資料根據為 AMD Spartan UltraScale+ SU10P FPGA 產品資料表，以及 Efinix、Intel、Lattice 和 Microchip 同級 FPGA 競品的已發佈產品資料表，競品的節點大小均在 28 nm 以下。每 I/O 成本降低是根據截至 2024 年 2 月的 AMD 清單價格，比較為了完成至少要 200 GPIO 的設計，AMD Spartan UltraScale+ SU10P 與 AMD Spartan 7 7S50 各需多少成本。(SUS-011)