概述
隨著 AI 需求的推波助瀾，處理資料與加快連線能力的必要性與日俱增，效率在大幅縮短從資料到取得深入解析的延遲方面越來越重要。AMD 自適應 SoC 和 FPGA 產品組合，具有歷經證明的出色成績，其無與倫比的系統層級效率和供應鏈韌性，將協助您達成產品目標。選擇 AMD，開啟自適應運算解決方案的未來。
釋放更多系統層級價值
AMD Versal™ 自適應 SoC 產品組合，提供尖端技術、基礎硬核 IP、精簡軟體設計流程和工具、先進製程節點及封裝等優點，讓架構師能夠積極創新。
最大化供應鏈信心
AMD 透過慎選策略供應商、分散製造據點和提出保證計畫，確保產品供貨穩定，備貨時間符合預期，並顯著降低供應鏈風險。
仰賴具實證的合作夥伴
選擇 AMD 成為您的合作夥伴，確保您獲得穩定、不間斷又穩健的發展藍圖，有助於在競爭中保持領先地位。
AMD 的優勢
AMD 擁抱技術創新、多元化供應鏈，並提升供應韌性和靈活度，積極落實多面向策略。
無與倫比的運算效率
Versal 自適應 SoC 的最佳化硬核 IP，可提高系統層級每瓦效能。1 AMD Versal RF 系列提供比競爭對手 FPGA 高出 3 倍的每區域運算能力。2 此外，第 2 代 Versal AI Edge 系列和第 2 代 Prime 系列相較於前一代架構，純量運算能力提升 10 倍，每瓦 TOPS 則增加 3 倍。3, 4
3X
RF Compute per Area
10X
Scalar Compute
3X
TOPS/Watt
若要瞭解 AMD Versal 架構的系統層級優勢，還有與競爭對手可程式化邏輯型器件相比毫不遜色的優異效能，請閱讀我們的白皮書：Versal 平台的系統層級優勢。
每款系列產品都擁有實現卓越設計的 NoC
AMD Versal 產品線中的每種自適應 SoC 型號，都支援完全可程式化的晶片上網路 (Network on Chip, NoC)，而且是以硬核 IP 之形式內建其中。硬體設計人員可獲得諸多益處：相較於競爭對手的 FPGA，寫入延遲降低達 58％、邏輯使用率減少達 60％、開發時間縮短達 50％。5, 6, 7
58%
Lower Latency
60%
Fewer Resources
50%
Faster Development
剛接觸到 Versal 可程式化 NoC 的開發人員，可以查看我們的模組化 NoC 訓練影片。
運用 Versal 自適應 SoC 可程式化 NoC 最佳化設計效率
所有 AMD Versal 自適應 SoC 產品型號都採用可程式化 NoC，以取代可程式化邏輯 (PL) 的傳統 AXI Interconnect。有了 Versal 可程式化 NoC，您可以實現凌駕於競爭對手器件的出色設計效率和效能。
11X
Thermal Resistance
熱阻更優異
AMD 獨步世界的創新封裝技術，可將熱阻降低達 11 倍，有助於減少耗電量、節省成本和減輕重量，並擴大環境溫度的容許範圍。8
運用創新封裝解決方案因應散熱帶來的挑戰
欲在要求嚴苛的環境中部署中端到高端的 FPGA，先進的散熱管理解決方案不可或缺。請閱讀本白皮書，瞭解 AMD 相較於競爭對手的優勢。
2X
Faster Secure Data Transactions
更快的連線速度
AMD Versal 自適應 SoC 提供最快速的 LPDDR5 記憶體連線能力9，比競爭對手 FPGA 快上 2 倍的安全資料交易速度10，以及大幅提升的主機連線能力。第 2 代 AMD Versal Premium 系列是業界首創支援 PCIe® Gen 6 和 CXL® 3.1 的自適應 SoC 和 FPGA，可將資料傳輸速率擴大至 64 Gb/s，以支援記憶體密集型和資料密集型工作負載。11
最大化供應鏈信心
AMD 從原物料到製造端完整監督整條製造供應鏈，確保所有供應商遵循業務持續營運計畫 (BCP) 的高度標準。AMD 確保供應鏈穩定供貨、備貨時間符合預期、確保公開透明且降低風險。
AMD 與我們的供應鏈及業界合作夥伴並肩合作，積極掌握滿足需求的機會，同時在供應鏈上促進社會和環境進步。進一步瞭解我們的供應鏈責任。
在瞬息萬變的全球環境下提升供應鏈的靈活度和韌性
瞭解 AMD 的全方位方法如何協助降低供應風險。
清單文
白皮書
應用程式
產品組合
資源
聯絡人
開始使用 AMD 自適應 SoC 和 FPGA。
尾註
- 根據 AMD 於 2025 年 1 月的測試，該測試使用 AMD Power Design Manager 2024.2，去估算若採用搭載可程式化 NoC 的 Versal Prime 系列 VM1402 器件，並以 Vivado Design Suite 2024.2 合成及實作具有 24 個收發器的單一 18x12 AXI 交叉開關設計，其總耗電量多寡，另一方面則使用 Altera Quartus Power Thermal Calculator 24.2，去估算若採用搭載開源 AXI 軟核 IP 的 Altera Agilex 7 AGFB023 器件，並以 Altera Quartus 24.1 合成及實作相同單一設計，其總耗電量多寡，然後再比較此兩者高低 。結果假設接面溫度 (ΘJC) 固定於 100°C，器件的製程漏電流則為最大值。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-090)
- 根據 AMD 內部分析，分析的是 Versal RF 系列 VR19xx 器件（包括硬核 IP、AI 引擎和 DSP）的理論處理能力，比較對象則為最大的 Altera Agilex 9 Direct RF 系列 ARGW027 器件。結果會根據器件、設計、配置和其他因素而異。(VER-072)
- 根據第 2 代 Versal AI Edge 系列及第 2 代 Versal Prime 系列處理系統的合併推估 DMIP 總數，其配置為 8 個 Arm Cortex-A78AE 應用核心 (@2.2 GHz) 和 10 個 Arm Cortex-R52 即時核心 (@1.05 GHz)，比較對象是第一代 Versal AI Edge 系列及 Versal Prime 系列處理系統的已發布合併 DMIP 總數。第 2 代 Versal AI Edge 系列與第 2 代 Prime 系列作業條件：最高可用速度等級、0.88 V PS 操作電壓、分割模式作業、最大支援作業頻率。第一代 Versal AI Edge 系列與 Prime 系列的作業條件：最高可用速度等級、0.88 V PS 操作電壓、最大支援作業頻率。最終產品上市時，實際的 DMIP 效能會有所不同。(VER-027)
- 每瓦 TOPS 是根據 AMD 內部對於第 2 代 Versal AI Edge 系列中 AIE-ML v2 運算磚架構的效能和功率估計，使用的是 MX6 資料類型；比較對象是第一代 Versal AI Edge 系列中 AIE-ML 運算磚架構的效能規格和 AMD Power Design Manager 功率結果，使用的是 INT8 資料類型。作業條件：1 GHz FMAX，0.7V AIE 操作電壓，100°C 接面溫度，典型程序，60% 向量負載，啟動 % = 0 < 10%。最終產品上市時，實際效能會有所不同。(VER-023)
- 根據 AMD 於 2025 年 1 月的測試，該測試測量了若採用搭載可程式化 NoC 的 AMD Versal Premium 系列 VP1202 器件，並以 AMD Vivado Design Suite 2024.1 實作單一多重管理橋接設計，其 DDR 讀寫延遲多寡，比較對象則是搭載開源 AXI 軟核 IP 的 Altera Agilex 7 AGFB027 器件，實作工具為 Altera Quartus 24.1，所實作的設計與前者相同。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-086)
- 根據 AMD 於 2025 年 1 月的測試，該測試分析了若採用搭載可程式化 NoC 的 AMD Versal Prime 系列 VM1402 器件，並以 AMD Vivado 2024.1 實作具有 24 個收發器的單一 18x12 AXI 交叉開關設計，其實作後邏輯資源使用率多寡，比較對象則是搭載開源 AXI 軟核 IP 的 Altera Agilex 7 AGFB023 器件，實作工具為 Altera Quartus 24.1。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-085)
- 根據 AMD 於 2025 年 1 月的分析，該分析計算了若採用搭載可程式化 NoC 的 AMD Versal Prime 系列 VM1402 器件，並以 AMD Vivado 2024.2 實作單一 12x12 AXI 交叉開關設計，其合成與實作建構的時間，然後取其總和，比較對象則是搭載開源 AXI 軟核 IP 的 Altera Agilex 7 AGFB023 器件，實作工具為 Altera Quartus 24.1，所實作的設計與前者相同。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-088)
- 根據 AMD 於 2025 年 1 月的內部分析，該分析使用 AMD 器件和封裝熱模型，比較 Versal Prime 系列 VM1802 器件在採取 Versal VFVC1760 有蓋封裝時的 JEDEC 雙電阻器熱阻接面至外殼溫度 (ΘJC)，以及相同器件在採取配加強環的 Versal VSVD1760 無蓋封裝時的 JEDEC 雙電阻器熱阻接面至外殼溫度 (ΘJC)。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-087)
- 根據 AMD 內部分析，分析對象為第 2 代 AMD Versal Premium 系列器件 [CXL 3.1 加上 LPDDR5X 記憶體] 的可用記憶體頻寬，比較對象為僅搭載 LPDDR5 記憶體的競爭對手同等器件。記憶體頻寬會因系統配置和其他因素而異。(VER-059)
- 根據 AMD 內部分析，分析對象為第 2 代 Versal Premium 系列器件（搭載 400 Gb/s 高速加密引擎）與競爭對手同等器件（搭載 200 Gb/s 加密引擎）。實際的線路速率會因系統配置和其他因素而異。(VER-062)
- 根據截至 2024 年 7 月的 AMD 內部分析，該分析比較搭載 CXL 3.1 和 PCIe 6.0 的第 2 代 AMD Versal Premium 系列器件，與沒有搭載 CXL 3.1 和/或搭載 PCIe Gen 4/5 的競爭對手同等器件。(VER-055)
尾註
- 根據 AMD 於 2025 年 1 月的測試，該測試使用 AMD Power Design Manager 2024.2，去估算若採用搭載可程式化 NoC 的 Versal Prime 系列 VM1402 器件，並以 Vivado Design Suite 2024.2 合成及實作具有 24 個收發器的單一 18x12 AXI 交叉開關設計，其總耗電量多寡，另一方面則使用 Altera Quartus Power Thermal Calculator 24.2，去估算若採用搭載開源 AXI 軟核 IP 的 Altera Agilex 7 AGFB023 器件，並以 Altera Quartus 24.1 合成及實作相同單一設計，其總耗電量多寡，然後再比較此兩者高低 。結果假設接面溫度 (ΘJC) 固定於 100°C，器件的製程漏電流則為最大值。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-090)
- 根據 AMD 內部分析，分析的是 Versal RF 系列 VR19xx 器件（包括硬核 IP、AI 引擎和 DSP）的理論處理能力，比較對象則為最大的 Altera Agilex 9 Direct RF 系列 ARGW027 器件。結果會根據器件、設計、配置和其他因素而異。(VER-072)
- 根據第 2 代 Versal AI Edge 系列及第 2 代 Versal Prime 系列處理系統的合併推估 DMIP 總數，其配置為 8 個 Arm Cortex-A78AE 應用核心 (@2.2 GHz) 和 10 個 Arm Cortex-R52 即時核心 (@1.05 GHz)，比較對象是第一代 Versal AI Edge 系列及 Versal Prime 系列處理系統的已發布合併 DMIP 總數。第 2 代 Versal AI Edge 系列與第 2 代 Prime 系列作業條件：最高可用速度等級、0.88 V PS 操作電壓、分割模式作業、最大支援作業頻率。第一代 Versal AI Edge 系列與 Prime 系列的作業條件：最高可用速度等級、0.88 V PS 操作電壓、最大支援作業頻率。最終產品上市時，實際的 DMIP 效能會有所不同。(VER-027)
- 每瓦 TOPS 是根據 AMD 內部對於第 2 代 Versal AI Edge 系列中 AIE-ML v2 運算磚架構的效能和功率估計，使用的是 MX6 資料類型；比較對象是第一代 Versal AI Edge 系列中 AIE-ML 運算磚架構的效能規格和 AMD Power Design Manager 功率結果，使用的是 INT8 資料類型。作業條件：1 GHz FMAX，0.7V AIE 操作電壓，100°C 接面溫度，典型程序，60% 向量負載，啟動 % = 0 < 10%。最終產品上市時，實際效能會有所不同。(VER-023)
- 根據 AMD 於 2025 年 1 月的測試，該測試測量了若採用搭載可程式化 NoC 的 AMD Versal Premium 系列 VP1202 器件，並以 AMD Vivado Design Suite 2024.1 實作單一多重管理橋接設計，其 DDR 讀寫延遲多寡，比較對象則是搭載開源 AXI 軟核 IP 的 Altera Agilex 7 AGFB027 器件，實作工具為 Altera Quartus 24.1，所實作的設計與前者相同。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-086)
- 根據 AMD 於 2025 年 1 月的測試，該測試分析了若採用搭載可程式化 NoC 的 AMD Versal Prime 系列 VM1402 器件，並以 AMD Vivado 2024.1 實作具有 24 個收發器的單一 18x12 AXI 交叉開關設計，其實作後邏輯資源使用率多寡，比較對象則是搭載開源 AXI 軟核 IP 的 Altera Agilex 7 AGFB023 器件，實作工具為 Altera Quartus 24.1。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-085)
- 根據 AMD 於 2025 年 1 月的分析，該分析計算了若採用搭載可程式化 NoC 的 AMD Versal Prime 系列 VM1402 器件，並以 AMD Vivado 2024.2 實作單一 12x12 AXI 交叉開關設計，其合成與實作建構的時間，然後取其總和，比較對象則是搭載開源 AXI 軟核 IP 的 Altera Agilex 7 AGFB023 器件，實作工具為 Altera Quartus 24.1，所實作的設計與前者相同。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-088)
- 根據 AMD 於 2025 年 1 月的內部分析，該分析使用 AMD 器件和封裝熱模型，比較 Versal Prime 系列 VM1802 器件在採取 Versal VFVC1760 有蓋封裝時的 JEDEC 雙電阻器熱阻接面至外殼溫度 (ΘJC)，以及相同器件在採取配加強環的 Versal VSVD1760 無蓋封裝時的 JEDEC 雙電阻器熱阻接面至外殼溫度 (ΘJC)。結果將根據架構、器件、客戶設計規格、系統配置和其他因素而異。(VER-087)
- 根據 AMD 內部分析，分析對象為第 2 代 AMD Versal Premium 系列器件 [CXL 3.1 加上 LPDDR5X 記憶體] 的可用記憶體頻寬，比較對象為僅搭載 LPDDR5 記憶體的競爭對手同等器件。記憶體頻寬會因系統配置和其他因素而異。(VER-059)
- 根據 AMD 內部分析，分析對象為第 2 代 Versal Premium 系列器件（搭載 400 Gb/s 高速加密引擎）與競爭對手同等器件（搭載 200 Gb/s 加密引擎）。實際的線路速率會因系統配置和其他因素而異。(VER-062)
- 根據截至 2024 年 7 月的 AMD 內部分析，該分析比較搭載 CXL 3.1 和 PCIe 6.0 的第 2 代 AMD Versal Premium 系列器件，與沒有搭載 CXL 3.1 和/或搭載 PCIe Gen 4/5 的競爭對手同等器件。(VER-055)