HDL Design using Vivado

AUP は、AUP サポート ボードで使用するチュートリアルと演習問題を開発しました。The laboratory material is targeted for use in a introductory Digital Design course where professors want to include FPGA technology in the course to validate the learned principles through creating designs using Vivado.

このチュートリアルは、Vivado デザイン ソフトウェア スイートを使用して AMD プログラマブル デバイスのデジタル デザイン フローをユーザー (学生) に紹介することを目的としています。演習問題には、HDL の基本的なモデリング原理と、問題文が含まれます。教授は、各演習文書にある問題を必要に応じて割り当てることができます。また、演習問題のソース コードへのアクセスも別途要求できます。学期の中間試験と期末試験までに数週間かかることを踏まえ、演習数は 1 学期のコースとして十分な教材となっています。

各演習の完全なソース デッキは教授の方々が利用できます。完全なソース デッキの入手をご希望される場合は、メッセージ本文に言語 (Verilog/VHDL) を明記し、肩書、電子メール アドレス、大学の住所を記載して、AUP に電子メールをご送信ください。