Vivado IP リリース ノート
このアンサーには、すべての「Vivado™ IP リリース ノート - すべての IP 変更ログ情報」アンサーと関連する Vivado ツール リリースがリストされています。
作成者: AMD
AMD Radio over Ethernet Framer (RoE Framer) コアは、Zynq™ UltraScale+™ MPSoC 上に構築された包括的なサブシステム ソリューションの一部です。eCPRI™、IEEE 1914.3、IEEE 1588、Synchronous Ethernet、ノード、およびネットワーク OAM などの必要なプロトコルと機能に対応するために、ハードウェアとソフトウェアの両方を活用した、包括的かつ効率的なコンピューティング プラットフォームを提供します。
次世代 5G eCPRI™ 無線アプリケーションに対応。
AMD Radio over Ethernet Framer (RoE Framer) コアは、Zynq™ UltraScale+™ MPSoC 上に構築された、eCPRI™ および NGFI (Next Generation Fronthaul Interface) 向けの包括的なシステム ソリューションの一部です。O-RAN、eCPRI、IEEE 1914.3 (NGFI)、IEEE 1588、Synchronous Ethernet、ノード、およびネットワーク OAM など、必要なプロトコルと機能に対応するために、ハードウェアとソフトウェアの両方を活用した包括的かつ高機能なコンピューティング プラットフォームを提供します。このコアは、リモート無線ユニット (RRU) と中央のベースバンド ユニット (BBU) を接続しているパケット ベースの伝送ネットワークを介して、無線データの伝送を可能にします。
この IP コアへのフル アクセス (ビットストリームの生成機能を含む) には、フル ライセンス キーの生成とインストールが必要です。
Radio Over Ethernet (RoE) Subsystem コアは、AMD デバイスを利用したデザイン開発に役立てることを目的としています。AMD は、IP コア製品へのアクセスを拒否する権限を保有しています。Radio Over Ethernet(RoE) Subsystem IP コアは、コア ライセンス契約に基づいて使用が許可されています。
ROE Framer IP (EF-DI-ROE-FRAMER-SITE) は、Vivado™ 2019.2 までは ORAN モードを含んで提供されていました。2020.1 では、ORAN モードは別の IP コアとして分離され、ORAN Radio Interface IP (EF-DI-ORAN-RADIO-IF-SITE) として提供されています。2019.2 までに保証期間内にあったすべてのユーザーには、両方のコアへのアクセス権が自動的に付与されましたが、2020.1 以降は、それぞれのコアが別々に販売されています。
以下の情報については、このコアの製品ページにある「要件」のリンクをご覧ください。
ソフトウェアおよびシステム要件
評価版のライセンス契約条件
これらの IP コアのご購入は、下表で製品番号をご確認いただき、お近くの販売代理店へお問い合わせください。
| 説明 | ライセンス キー |
製品番号 |
| LogiCORE™、Radio Over Ethernt Subsystem、サイト ライセンス | roe_framer | EF-DI-ROE-FRAMER-SITE |
ハードウェア評価のタイムアウト期間 * : 最大 8 時間
| LogiCORE™ | バージョン | AXI サポート | ソフトウェア サポート | サポートするデバイス ファミリ |
|---|---|---|---|---|
| Ethernet Framer (RoE Framer) | v3.0 | AXI4-Stream | Vivado™ 2022.2 | Versal™ アダプティブ SoC Kintex™ UltraScale™ Virtex™ UltraScale Kintex UltraScale+™ Virtex UltraScale+ Zynq™ 7000 SoC Zynq UltraScale+ MPSoC Zynq UltraScale+ RFSoC |
必要なソフトウェアは AMD のダウンロード ページからダウンロードしてください。新機能、既知の問題、パッチについての詳細は、ライセンス ソリューション センターをご覧ください。
* ハードウェア評価ライセンスでは、ご自分のデザインに上記のコアをパラメーター指定、生成、インスタンシエートできます。また、ファンクションおよびタイミング シミュレーションを実行でき、ハードウェアにデザインをダウンロードおよびコンフィギュレートできるビットストリームも生成できます。
この表中の IP コアは、プログラムされたデバイスで一定の時間正常に動作します。この時間を過ぎると、IP は「タイムアウト」 (機能を停止) し、FPGA を再度ダウンロードおよび設定する必要があります。
一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。 具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。