ISE-Versionshinweise
Dieses Dokument enthält eine Auflistung der Versionshinweise, eine für jeden IP-Kern.
von: AMD
Der LogiCORE™ ChipScope™ Pro Integrated Bit Error Ratio Tester (IBERT)-Kern für Virtex™ 6 FPGA GTH-Transceiver ist ein anpassbarer Kern, der zur Evaluierung und Überwachung von Virtex 6 GTH-Transceivern verwendet werden kann.
Der LogiCORE™ ChipScope™ Pro Integrated Bit Error Ratio Tester (IBERT)-Kern für Virtex™ 6 FPGA GTH-Transceiver ist ein anpassbarer Kern, der zur Evaluierung und Überwachung von Virtex 6 GTH-Transceivern verwendet werden kann. Das Design umfasst Mustergeneratoren und Prüfgeräte, die in die FPGA-Logik implementiert sind, sowie den Zugriff auf die Ports und DRP-Attribute der seriellen Transceiver. Die Kommunikationslogik ist ebenfalls enthalten, damit das Design über JTAG zur Laufzeit zugänglich ist. Der IBERT-Kern ist ein eigenständiges Design, das bei der Generierung den gesamten Implementierungsablauf durchläuft, einschließlich der Bitstream-Generierung.
Bestimmte AMD Technologien erfordern möglicherweise die Ermöglichung oder Aktivierung durch Dritte. Die unterstützten Funktionen können je nach Betriebssystem variieren. Bitte informieren Sie sich beim Systemhersteller über spezifische Funktionen. Keine Technologie oder kein Produkt kann vollständig sicher sein.