Vivado IP リリース ノート
このアンサーには、すべての「Vivado™ IP リリース ノート - すべての IP 変更ログ情報」アンサーと関連する Vivado ツール リリースがリストされています。
作成者: AMD
AXI Direct Memory Access (AXI DMA) IP コアによって、AXI4 と AXI4-Stream IP インターフェイス間の広帯域幅ダイレクト メモリ アクセスが実現します。
AXI DMA (Direct Memory Access) IP は、AXI4 と AXI4-Stream IP インターフェイス間で広帯域のダイレクト メモリ アクセスをサポートします。オプションでスキャッター/ギャザー機能もサポートしており、プロセッサ ベースのシステムでデータ移動時の負荷をさらに軽減できます。初期化、ステータス、および管理レジスタは AXI4-Lite スレーブ インターフェイスを介してアクセスされます。次に、このコアの機能構成を示します。
| LogiCORE™ | バージョン | AXI4 サポート | ソフトウェア サポート | サポートするデバイス ファミリ |
|---|---|---|---|---|
| AXI DMA Controller |
v7.1 | AXI4 AXI4-Stream AXI4-Lite |
Vivado™ 2025.1 | Versal™ アダプティブ SoC Kintex™ UltraScale+™ Virtex™ UltraScale+ Zynq™ UltraScale+ Kintex UltraScale™ Virtex UltraScale Zynq 7000 Artix™ 7 Kintex 7 Virtex 7 |
| AXI DMA Controller |
v6.03a | AXI4 AXI4-Stream AXI4-Lite |
ISE™ 14.4 EDK™ 14.4 |
Zynq 7000 Artix 7 Kintex 7 Virtex 7 Virtex 6 CXT / HXT / LXT / SXT Spartan™ 6 LXT / LX |
必要なソフトウェアは AMD のダウンロード ページからダウンロードしてください。新機能、既知の問題、パッチについての詳細は、ライセンス ソリューション センターをご覧ください。
* ハードウェア評価ライセンスでは、ご自分のデザインに上記のコアをパラメーター指定、生成、インスタンシエートできます。また、ファンクションおよびタイミング シミュレーションを実行でき、ハードウェアにデザインをダウンロードおよびコンフィギュレートできるビットストリームも生成できます。
この表中の IP コアは、プログラムされたデバイスで一定の時間正常に動作します。この時間を過ぎると、IP は「タイムアウト」 (機能を停止) し、FPGA を再度ダウンロードおよび設定する必要があります。
一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。 具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。