Especificação aberta de AMBA 4
As especificações do AMBA® definem as interfaces e os protocolos, no chip e fora do chip, para uso em aplicações em várias áreas do mercado.
- Visão geral
- Documentação
- Principais benefícios
- Detalhes
- Versões de ferramentas compatíveis
Descrição do produto
AMBA® AXI4 (Advanced eXtensible Interface 4) é a quarta geração da especificação da interface AMBA da Arm®. AMD Vivado™ Design Suite e ISE Design Suite estendem a metodologia de design de plataforma da AMD com o primeiro IP Plug-and-Play compatível com AXI4 da indústria de semicondutores.
Para clientes que dependem de IP para atender aos requisitos de tempo de colocação no mercado para projetos baseados em UltraScale™, Série 7, Zynq™ 7000, Virtex™ 6 e Spartan™ 6, o AXI4 Plug-and-Play IP oferece uma única interface padrão para facilitar a integração de IP. A AMD oferece um amplo conjunto de IPs baseados em AXI4 com uma única interface de padrão aberto nos domínios Embedded, DSP e Logic.
Maior produtividade
- Consolida uma ampla variedade de interfaces em um (AXI4), de modo que os usuários só precisam conhecer uma família de interfaces
- Facilita a integração de IP de diferentes domínios, bem como o desenvolvimento de seu próprio IP ou de um parceiro terceirizado
- Economiza esforço de projeto, porque o AXI4 IP já está otimizado para o mais alto desempenho, máximo rendimento e menor latência
Maior flexibilidade
- Suporta usuários do Embedded, DSP e Logic Edition
- Adapte a interconexão para atender aos objetivos do sistema: Desempenho, Área e Potência
- Permite que você crie os produtos mais cativantes para seus mercados-alvo
Ampla disponibilidade de IP
A AMD trabalhou em estreita colaboração com a ARM para definir a especificação AXI4 para sistemas e projetos baseados em FPGA de alto desempenho. Como parte de nosso compromisso com AXI4, a AMD adotou o AXI4 como nosso padrão de interconexão de IP de próxima geração para as famílias de dispositivos UltraScale, 7 Series, Zynq 7000, Spartan 6, Virtex 6 e futuras
- As plataformas de design direcionadas baseadas em AXI4 ajudam os clientes a acelerar o desenvolvimento de projetos de Processamento incorporado, DSP e Conectividade
- O Guia de Referência do AXI orienta os usuários durante a transição para AXI4
Ativação do ecossistema
Fornecedores de IP e EDA de terceiros em todos os lugares adotaram o padrão aberto AXI4, ajudando a torná-lo uma interface amplamente adotada
- Cadence Design Systems, Inc., CAST, Inc., Siemens EDA, Synopsys, Inc. e Xylon d.o.o. estão entre aquelas que oferecem suporte para IP e ferramentas com suporte à interface AXI4
- Isso garante um ecossistema forte para a construção de projetos de sistemas baseados em AXI4, impulsionando a produtividade máxima e um tempo de lançamento no mercado mais rápido
Documentação
Principais benefícios da interface AXI4
- Os usuários da AMD desfrutarão de uma ampla gama de benefícios com a transição para o AXI4 como uma interface de usuário comum para IP. AXI4 é:
- Consistente: Todos os subconjuntos de interface usam o mesmo protocolo de transferência
- Totalmente especificado: Pronto para ser adotado pelos clientes
- Padronizado: Inclui modelos padrão e verificadores para designers usarem
- Desacoplado da interface: A interconexão é desacoplada da interface
- Extensível: O AXI4 é aberto para atender às necessidades futuras
- Benefícios adicionais:
- Suporta tipos de interfaces de memória mapeada e de streaming
- Fornece uma interface unificada em IP que abrange comunicações, vídeo, funções incorporadas e DSP
- É fácil de usar, com recursos como instanciação automática de pipeline para ajudá-lo a atingir um destino de desempenho específico com mais facilidade
- É igual ou melhor que as soluções atuais em atributos-chave, como fMAX, uso de LUT, latência e largura de banda
- Permite que a AMD forneça com eficiência soluções aprimoradas de memória nativa, interface de memória externa e controlador de memória em todos os domínios de aplicação
Detalhes AXI
AXI4
O protocolo AXI4 é uma atualização para AXI3 que foi projetada para melhorar o desempenho e a utilização da interconexão quando usada por vários masters. Ele inclui as seguintes melhorias:
- Suporte para comprimentos de sequência rápida de até 256 beats
- Sinalização da qualidade de serviço
- Suporte para interfaces de regiões múltiplas
AXI4-Lite
O AXI4-Lite é um subconjunto do protocolo AXI4 destinado à comunicação com interfaces de controle mais simples e menores em componentes. Os principais recursos das interfaces AXI4-Lite são:
- Todas as transações têm uma duração de burst de um
- Todos os acessos de dados têm o mesmo tamanho que a largura do barramento de dados
- Não há suporte para acessos exclusivos
AXI4-Stream
O protocolo AXI4-Stream foi projetado para transferências de dados unidirecionais do master para o slave com roteamento de sinal muito reduzido. Os principais recursos do protocolo são:
- Suporta fluxos de dados únicos e múltiplos usando o mesmo conjunto de fios compartilhados
- Suporta várias larguras de dados dentro da mesma interconexão
- Ideal para implementação em FPGAs
Versões de ferramentas compatíveis AXI4 IP
A AMD recomenda que você use a versão mais recente dos núcleos IP LogiCORE™ sempre que possível para acessar as melhorias e o suporte à arquitetura mais atualizados.
| Núcleo | Versão do Vivado™ obrigatória | Versão do ISE™ obrigatória | Suporte à interface AXI |
| AXI4-Stream to Video Output v4.0 | 2017.3 | 14.3 (v2.01a) | AXI4-Stream |
| AXI Video Direct Memory Access v6.3 | 2017.3 | 14.4 (v5.04a) | AXI4 AXI4-Stream AXI4-Lite |
| Chroma Resampler v4.0 | 2015.4 | 14.3 (v3.01a) | AXI4-Stream |
| Color Correction Matrix v6.0 | 2015.4 | 14.3 (v5.01a) | AXI4-Stream AXI4-Lite |
| Color Filter Array Interpolation v7.0 | 2015.4 | 14.3 (v6.01a) | AXI4-Stream AXI4-Lite |
| Deinterlacer v4.0 | 2014.3 | 14.3 (v3.00a) | AXI4 AXI4-Stream AXI4-Lite |
| Gamma Correction v7.0 | 2015.4 | 14.3 (v6.01a) | AXI4-Stream AXI4-Lite |
| Gamma LUT v1.0 | 2017.3 | AXI4-Stream AXI4-Lite |
|
| H.264/H.265 Video Codec Unit v1.0 | 2017.3 | AX84-Lite AXI4-MM |
|
| HDMI v3.0 | 2017.3 | AXI4-Stream AXI4-Lite |
|
| Image Edge Enhancement v8.0 | 2015.4 | 14.4 (v6.00a) | AXI4-Stream AXI4-Lite |
| MIPI CSI Controller Subsystems (RX v3.1 - TX v2.0) |
2017.3 | AXI4-Stream AXI4-Lite |
|
| MIPI D-PHY v4.0 | 2017.3 | AXI4-Lite | |
| MIPI DSI Tx Controller Subsystem v2.0 | 2017.3 | AXI4-Stream AXI4-Lite |
|
| On Screen Display v6.0 | 2015.4 | 14.4 (v5.01a) | AXI4-Stream AXI4-Lite |
| RGB to YCrCb Color Space Converterv7.1 | 2015.4 | 14.3 (v6.01a) |
AXI4-Stream AXI4-Lite |
| Sensor Demosaic v1.0 | 2017.3 | AXI4-Stream AXI4-Lite |
|
| Test Pattern Generator v7.0 | 2017.1 | 14.4 (v4.00a) | AXI4-Stream AXI4-Lite |
| Video Frame Buffer Read and Video Frame Buffer Write v1.0 | 2017.3 | AXI4-Stream AXI4-Lite AXI4-MM |
|
| Video input to AXI4-Stream v4.0 | 2017.3 | 14.3 (v2.01a) | AXI4-Stream |
| Video Processing Subsystem v2.0 | 2017.3 | AXI4-Stream AXI4-Lite AXI4-MM |
|
| Video Timing Controller v6.1 | 2017.3 | 14.3 (v5.01a) | AXI4-Lite |
| YCrCb to RGB Color Space Converter v7.1 | 2015.4 | 14.3 (v6.01a) | AXI4-Stream AXI4-Lite |
| Núcleo | Versão do Vivado™ obrigatória | Versão do ISE™ obrigatória | Suporte à interface AXI |
| CAN v5.0 | 2015.4 | 14.4 (v4.2) | AXI4-Lite |
| CAN with Flexible Data Rate (CAN FD) v1.0 | 2016.3 | AXI4-Lite |
| Núcleo | Versão do Vivado™ obrigatória | Versão do ISE™ obrigatória | Suporte à interface AXI |
| Ethernet | |||
| 1G/10G/25G Switching Ethernet Subsystem v1.0 | 2017.3 | AXI4-Stream | |
| 10G Ethernet with 1588 Subsystem v3.1 | 2017.3 | AXI4-Lite AXI-Stream |
|
| 10 Gigabit Ethernet Media Access Controller (10GEMAC) v15.1 | 2017.3 | 14.5 (v11.6) | AXI4-Lite AXI-Stream |
| 10G/25G Ethernet Subsystem (25GEMAC/25GBASE-KR) v2.3 | 2017.3 | AXI4 | |
| 40G/50G Ethernet Subsystem (50GEMAC/50GBASE-KR2) v2.3 | 2017.3 |
AXI4-Stream | |
| Ethernet AVB Endpoint v5.4 | 2012.1 | 14.1 | AXI4-Lite AXI-Stream |
| 25G IEEE 802.3by Reed-Solomon Forward Error Correction v1.0 | 2016.1 | AXI4-Lite | |
| 50G IEEE 802.3 Reed-Solomon Forward Error Correction v1.0 | 2016.4 | AXI4-Lite | |
| 100G IEEE 802.3bj Reed-Solomon Forward Error Correction v1.0 | 2017.3 | AXI4-Lite | |
| Tri-mode Ethernet Media Access Controller (TEMAC) v9.0 | 2017.3 | 14.4 (v5.5) | AXI4-Lite AXI4-Stream |
| USXGMII Subsystem v1.0 | 2017.3 | AXI4-Lite AXI4-Stream |
|
| Virtex 6 Embedded Tri-mode Ethernet MAC Wrapper v2.3 | 14.1 | AXI4-Lite AXI4-Stream |
|
| Correção de erros | |||
| 3GPP Mixed Mode Turbo Decoder v2.0 | 2015.4 | 14.1 (v1.0) | AXI4-Stream |
| Convolutional Encoder v9.0 | 2014.1 | 14.3 (v8.0) | AXI4-Stream |
| Interlaver/De-interleaver v8.0 | 2015.4 | 14.2 (v7.1) | AXI4-Stream |
| Reed-Solomon Decoder v9.0 | 2014.1 | 14.1 (v8.0) | AXI4-Stream |
| Reed-Solomon Encoder v9.0 | 2014.1 | 14.1 (v8.0) | AXI4-Stream |
| Viterbi Decoder v9.1 | 2015.4 | 14.4 (v8.0) | AXI4-Stream |
| Serial Interface | |||
| Aurora 8B/10B v11.2 | 2017.3 | 14.4 (v8.3) | AXI4-Stream |
| Aurora 64B/66B v11.3 | 2017.3 | 14.4 (v7.2) | AXI4-Stream |
| Sem fio | |||
| 3GPP LTE Channel Estimator v2.0 | 2014.4 | 14.3 (v1.1) | AXI4-Stream |
| 3GPP LTE MIMO Decoder v3.0 | 2015.4 | 13.2 (v2.1) | AXI4-Stream |
| 3GPP LTE MIMO Encoder v4.0 | 2014.2 | 14.1 (v3.0) | AXI4-Stream |
| 3GPP Mixed Mode Turbo Decoder v2.0 | 2015.4 | 14.1 (v1.0) | AXI4-Stream |
| 3GPP LTE PUCCH Receiver v2.0 | 2014.1 | 13.4 (v1.0) | AXI4-Stream |
| 3GPP LTE DL Channel Encoder v3.0 | 2017.1 | 14.1 (v2.2) | AXI4-Stream |
| 3GPP LTE UL Channel Decoder v4.0 | 2016.3 | 14.1 (v3.0) | AXI4 AXI4-Stream |
| CPRI v8.8 | 2017.3 | 14.6 (v6.1) | AXI4-Lite |
| Digital Pre-Distortion (DPD) v8.1 | 2017.2 | 14.3 (V5.0) | AXI4 AXI4-Stream AXI4-Lite |
| DUC/DDC Compiler v3.0 | 2015.4 | 14.3 | AXI4-Stream |
| JEDS204 v7.2 | 2017.3 | 14.6 (V3.2) | AXI4-Stream AXI4-Lite |
| JEDS204C v2.0 | 2017.3 | AXI4-Stream AXI4-Lite |
|
| Peak Cancellation Crest Factor Reduction (PC-CFR) v6.1 | 2016.3 | 14.4 (v3.1) | AXI4-Stream AXI4-Lite |
| Núcleo | Versão do Vivado™ obrigatória | Versão do ISE™ obrigatória | Suporte à interface AXI |
| CIC Compiler v4.0 | 2016.3 | 14.1 (v3.0) | AXI4-Stream |
| CORDIC v6.0 | 2017.3 | 14.1 (v5.0) | AXI4-Stream |
| DDS Compiler v6.0 | 2015.4 | 14.1 (v5.0) | AXI4-Stream |
| Fast Fourier Transform (FFT) v9.0 | 2017.3 | 14.1 (v8.0) | AXI4-Stream |
| FIR Compiler v7.2 | 2015.2 | 14.1 (v6. |
| Núcleo | Versão do Vivado™ obrigatória | Versão do ISE™ obrigatória | Suporte à interface AXI |
| Core Connect | |||
| AHB Lite to AXI Bridge v3.0 | 2014.1 | EDK 14.3 | AXI4-Lite |
| AXI to PLBV46 Bridge v2.02a | 2012.2 | EDK 14.2 | AXI4 AXI4-Lite |
AXI Quad SPI v3.2 |
2017.1 | 14.4 | AXI4 AXI4-Lite |
| PLBV46 to AXI Bridge v2.01a | 2012.2 | EDK 14.2 (v2.00a) | AXI4 AXI4-Lite |
| Depuração e rastreamento | |||
| ChipScope AXI Monitor v3.05a | EDK 14.2 | AXI4 AXI4-Stream AXI4-Lite |
|
| Reconfiguração FPGA | |||
| AXI Hardware ICAP v3.0 | 2016.3 | EDK 14.2 (v2.03a) | AXI4-Lite |
| Interface de memória | |||
| AXI BRAM Interface Controller v4.0 | 2016.3 | EDK 14.2 | AXI4 AXI4-Lite |
| AXI External Memory Controller v3.0 | 2017.1 | 14.4 (v1.03b) | AXI4 AXI4-Lite |
| AXI Spartan-6 DDRX Memory Controllerv1.05a | 12.4 | AXI4 | |
| AXI Streaming FIFO v4.1 | 2016.1 | 14.4 | AXI4 AXI4-Stream AXI4-Lite |
| AXI System ACE Interface Controllerv1.01a | 13.2 | AXI4-Lite | |
| AXI System Cache v4.0 | 2017.1 | 14.4 | AXI4 AXI4-Lite |
| Controlador periférico | |||
| AXI External Peripheral Controller v2.0 | 2016.3 | EDK 14.1 (v1.00a) | AXI4-Lite |
| Interface periférica | |||
| AXI System Monitor Analog/Digital Converter v2.00a | 13.1 | AXI4-Lite | |
| Periférico (Rede) | |||
| AXI 1G/2.5G Ethernet Subsystem v7.1 (ISE v3.01a) | 2017.3 | 14.1 | AXI4-Stream AXI4-Lite |
| AXI Ethernet Lite v3.0 (ISE v1.01b) |
2014.3 | EDK 14.1 | AXI4 AXI4-Lite |
| AXI Timer/Counter v2.0 | 2016.3 | 14.3 | AXI4-Lite |
| Periférico (UART, SPI, IIC, GPIO, outro) | |||
| AXI CAN v1.03a | ISE/EDK 13.2 | AXI4-Lite | |
| AXI General Purpose IO v2.0 (EDK v1.01b) |
2016.3 | EDK 14.1 | AXI4-Lite |
| AXI IIC Bus Interface v2.0 (EDK v1.02a) |
2016.3 | EDK 14.1 | AXI4-Lite |
| AXI Memory Mapped to PCI Express® (PCIe®) Gen2 v2.8 (ISE v1.06a) |
2017.3 | 14.4 | AXI4 |
| AXI Thin Film Transister (TFT) Controllerv2.0 | 2015.4 | AXI4 AXI4-Lite |
|
| AXI UART 16550 v2.0 (EDK v1.01a) |
2016.3 | EDK 14.2 | AXI4-Lite |
| AXI UART Lite v2.0 (EDK v1.02a) |
2017.1 | EDK 14.2 | AXI4-Lite |
| AXI USB 2.0 Device Controller v4.0 (ISE v3.02a) |
2015.4 | 14.3 | AXI4 |
| AXI Watchdog Timer (WDT) v3.0 (EDK v1.01a) |
2017.3 | EDK 14.2 | AXI4-Lite |
| AXI XADC v2.0 (EDK v1.00a) |
2013.1 | EDK 14.3 | AXI4-Lite |
| Processor Interface | |||
| AXI to APB Bridge v3.0 (EDK v1.01a) |
2015.4 | EDK 14.2 | AXI4-Lite |
| AXI to AXI Connector v1.00a | 12.4 | AXI4 AXI4-Lite |
|
| AXI Interrupt Controller v4.1 (EDK v1.04a) |
2017.3 | EDK 14.6 | AXI4-Lite |
| AXI Lite IPIF v2.0 (EDK v1.01a) |
2016.1 | EDK 14.1 | AXI4-Lite |
| AXI Slave Burst v2.0 (EDK v1.00b) |
2013.1 | EDK 14.2 | AXI4 |
| LogiCORE™ Mailbox v2.1 | 2017.3 | 14.4 | AXI4-Stream AXI4-Lite |
| LogiCORE IP Mutex v2.1 (ISE v1.00a) |
2015.4 | 14.3 | AXI4-Lite |
| Núcleo | Versão do Vivado™ obrigatória | Versão do ISE™ obrigatória | Suporte à interface AXI |
| Depuração e verificação | |||
| AXI Protocol Checker v1.1 | 2013.4 | AXI4 AXI4-Lite |
|
| AXI4-Stream Protocol Checker v2.0 | 2017.3 | AXI4-Stream | |
| ChipScope™ AXI Monitor v3.05a | 2012.2 | 14.2 | AXI4 AXI4-Stream AXI4-Lite |
| JTAG to AXI Master v1.2 | 2016.3 | AXI4 AXI4-Lite |
|
| Partial Reconfiguration Controller v1.2 | 2017.3 | 14.4 | AXI4-Stream AXI4-Lite |
| Interfaces de E/S | |||
| Clocking Wizard v5.4 (ISE v4.4) |
2017.3 | 14.4 | AXI4-Lite |
| System Management Wizard v1.3 | 2017.1 | AXI4-Lite | |
| XADC Wizard v3.3 (ISE v2.0) |
2016.3 | 14.2 | AXI4-Stream AXI4-Lite |
| Núcleo | Versão do Vivado™ obrigatória | Versão do ISE™ obrigatória | Suporte à interface AXI |
| AXI Datamover v5.1 (ISE v4.02a) |
2015.4 | ISE/EDK 14.4 | AXI4 AXI4-Stream |
| AXI Central DMA Controller v4.1 (EDK v3.04a) |
2017.1 | EDK 14.4 | AXI4 AXI4-Lite |
| AXI Chip2Chip v5.0 (ISE/EDK v3.00a) |
2017.3 | ISE/EDK 14.4 | AXI4 AXI4-Lite |
| AXI DMA Controller v7.1 (ISE/EDK v6.03a) |
2017.3 | ISE/EDK 14.4 | AXI4 AXI4-Stream AXI4-Lite |
| AXI Exerciser v4.00a | 2012.4 | EDK 14.4 | AXI4 |
| AXI Interconnect v2.1 (ISE/EDK v1.06a) |
2017.1 | ISE/EDK 14.1 | AXI4 AXI4-Lite |
| AXI Memory Mapped to Stream Mapper v1.1 | 2017.1 | AXI4 AXI4-Stream |
|
| AXI Performance Monitor v5.0 (EDK v3.00a) |
2017.3 | EDK 14.4 | AXI4 AXI4-Stream AXI4-Lite |
| AXI4-Steam Accelerator Adapter v2.1 | 2015.1 | AXI4-Stream AXI4-Lite |
|
| AXI4 Stream Interconnect v1.1 | 2017.3 | AXI4-Stream | |
| AXI4 Stream Infrastructure v2.2 | 2017.1 | AXI-4 Stream AXI4-Lite |
|
| AXI4 Traffic Generator v3.0 (ISE v1.1) |
2017.3 | AXI4 AXI4-Stream AXI4-Lite |
|
| AXI Virtual FIFO Controller v2.0 (ISE v1..1) |
2015.4 | 14.2 | AXI4 AXI4-Stream |
| Núcleo | Versão do Vivado™ obrigatória | Versão do ISE™ obrigatória | Suporte à interface AXI |
| Complex Multiplier v6.0 (ISE v5.0) |
2014.1 | 14.1 | AXI4-Stream |
| Divider Generator v5.1 | 2016.3 | 14.1 | AXI4-Stream |
| Floating Point Operator v7.1 (ISE v6.1) |
2017.3 | 14.2 | AXI4-Stream |
| Núcleo | Versão do Vivado™ obrigatória | Versão do ISE™ obrigatória | Suporte à interface AXI |
| Block Memory Generator v8.4 (ISE v8.2) |
2017.3 | 14.3/14.4 | AXI4 AXI4-Lite |
| FIFO Generator v13.2 (ISE v9.3) |
2017.3 | 14.3/14.4 | AXI4 AXI4-Stream AXI4-Lite |
| Memory Interface Generator (MIG) UltraScale v6.0 7 Series v2.2 |
2014.2 | 14.5 | AXI4 |
| Núcleo | Versão do Vivado™ obrigatória | Versão do ISE™ obrigatória | Suporte à interface AXI |
| AXI Bridge for PCI Express (PCIe) Gen3 Subsystem v3.0 | 2017.3 | AXI4 | |
| AXI Memory Mapped to PCI Express (PCIe) Gen2 v2.8 | 2017.3 | AXI4 | |
| UltraScale™ FPGAs Gen3 Integrated Block for PCI Express® (PCIe®) v4.4 | 2017.3 | AXI4-Stream | |
| Virtex™ 7 FPGA Gen3 Integrated Block for PCI Express (PCIe) v4.3 (ISE v1.4) |
2017.3 | 14.4 | AXI4-Stream |
| 7 Series Integrated Block for PCI Express (PCIe) Gen2 v3.3 (ISE v1.8) |
2017.3 | 14.4 | AXI4-Stream |
| DisplayPort™ Subsystem v2.1 | 2017.3 | AXI4-Stream AXI4-Lite |
|
| DisplayPort v7.0 (ISE V3.2) |
2017.1 | 14.2 | AXI4-Stream AXI4-Lite |
| DisplayPort with Audio (SPDIF) v2.0 (ISE v1.1) |
2014.1 | 14.2 | AXI4-Stream AXI4-Lite |
| Serial RapidIO IP Core Gen 2 v4.0 (ISE v1.6) |
2017.1 | 14.4 | AXI4-Stream AXI4-Lite |
| Spartan 6 FPGA Integrated Endpoint Block for PCI Express v2.4 | 13.4 | AXI4-Stream AXI4-Lite |
|
| SPDIF Controller v2.0 (ISE v1.2) |
2015.4 | 14.4 | AXI4-Stream AXI4-Lite |
| Virtex 6 Integrated Block for PCI Express v2.5 | 14.1 | AXI4-Stream |