- 概述
- 說明文件
- 主要優勢
- 詳細資訊
- 支援的工具版本
產品說明
AMBA® 進階可擴展介面 4 (Advanced eXtensible Interface 4, AXI4) 是 Arm® 推出的第四代 AMBA 介面規格。AMD Vivado™ Design Suite 和 ISE Design Suite 將 AMD 平台設計方法延伸，提供半導體產業首創的 AXI4 相容即插即用 IP。
客戶若需要 IP 符合其以 UltraScale™、7 系列、Zynq™ 7000、Virtex™ 6 與 Spartan™ 6 為基礎的設計之上市時間要求，AXI4 即插即用 IP 可提供單一標準介面，讓 IP 整合變簡單。AMD 提供種類多樣以 AXI4 為基礎的 IP，在整個嵌入式、數位訊號處理 (Digital Signal Processing, DSP) 及邏輯應用領域，提供單一開放標準的介面。
更高的生產力
- 將多種介面整合為一 (AXI4)，讓使用者僅需要知道一個介面系列
- 讓整合不同領域的 IP 變得簡單，也較容易開發自己或第三方合作夥伴的 IP
- 由於 AXI4 IP 已最佳化，可提供最高效能、最大輸送量和最低延遲，因此能減少設計工作
更高的彈性
- 支援嵌入式、DSP 及 Logic 版本的使用者
- 量身打造互連以達成系統目標：效能、空間和功耗
- 讓您為目標市場建立最具吸引力的產品
廣泛的 IP 可用性
AMD 與 ARM 密切合作，定義 AXI4 規格供高效能現場可程式化閘陣列 (Field Programmable Gate Array, FPGA) 式的系統和設計使用。為實現我們對於 AXI4 的承諾，AMD 已在下一代的 IP 互連標準採用 AXI4，包括 UltraScale、7 系列、Zynq 7000、Spartan 6、Virtex 6 及其後的器件系列
- 以 AXI4 為基礎的專用設計平台能協助客戶加速其嵌入式處理、數位訊號處理 (Digital Signal Processing, DSP) 及連線能力設計的開發
- AXI 參考指南可引導使用者移轉至 AXI4
啟用生態系統
各地的第三方 IP 與電子設計自動化 (Electronic Design Automation, EDA) 廠商皆已採納開放式的 AXI4 標準，協助推廣此介面的採用率
- 例如 Cadence Design Systems, Inc.、CAST, Inc.、Siemens EDA、Synopsys, Inc. 及 Xylon d.o.o. 等公司，皆為支援 AXI4 介面的 IP 和工具提供支援
- 如此可確保強韌的生態系統，建置以 AXI4 為基礎的系統設計，推動極致生產力並加速上市時間
說明文件
AXI4 介面的主要優勢
- AMD 使用者改用 AXI4 作為 IP 通用的使用者介面，可獲多樣優勢。AXI4 是：
- 一致的：所有介面子集皆使用相同傳輸通訊協定
- 完整規格：隨時可供客戶採用
- 標準化的：包含標準模型和檢查器可供設計人員使用
- 不綁定介面：互連不綁定介面
- 可延伸：AXI4 採開放規格可支援未來需求
- 其他優勢：
- 支援記憶體對應型和串流型的介面
- 為通訊、視訊、嵌入式和 DSP 功能等各領域 IP 提供通用的介面
- 簡單易用，並提供如自動管道實例化等功能，幫助您輕易達成特定的效能目標
- 在關鍵屬性方面等於或優於現有解決方案，如 fMAX、查找表 (Look-Up Table, LUT) 使用率、延遲和頻寬
- 讓 AMD 在所有應用領域都能有效率地提供增強的原生記憶體、外部記憶體介面和記憶體控制器解決方案
AXI 詳細資料
AXI4
AXI4 通訊協定是 AXI3 的更新版，其設計旨在多個主介面使用互連時，增強互連的效能與使用率。它包含下列增強項目：
- 支援叢發長度至最高 256 拍
- 服務訊號品質
- 支援多個區域介面
AXI4-Lite
AXI4-Lite 是 AXI4 通訊協定的子集，旨在和元件中比較簡單、小型的控制暫存器形式介面通訊使用。AXI4-Lite 介面的主要特色為：
- 所有交易的叢發長度皆為一
- 所有資料存取大小皆等於資料匯流排寬度
- 不支援獨佔存取
AXI4-Stream
AXI4-Stream 通訊協定設計為供主人向隨從單向資料傳輸使用，具有大幅縮短的訊號路由。此通訊協定的主要特色為：
- 在同一組共用電路上支援單一及多重資料流
- 在同一個互連中支援多種資料寬度
- 非常適合在 FPGA 實現
AXI4 IP 支援的工具版本
AMD 建議盡可能使用最新版本的 LogiCORE™ IP 核心，以取得最新增強功能與架構支援。
| 核心 | 要求的 Vivado™ 版本 | 要求的 ISE™ 版本 | AXI 介面支援 |
| AXI4-Stream to Video Output v4.0 | 2017.3 | 14.3 (v2.01a) | AXI4-Stream |
| AXI Video Direct Memory Access v6.3 | 2017.3 | 14.4 (v5.04a) | AXI4 AXI4-Stream AXI4-Lite |
| Chroma Resampler v4.0 | 2015.4 | 14.3 (v3.01a) | AXI4-Stream |
| Color Correction Matrix v6.0 | 2015.4 | 14.3 (v5.01a) | AXI4-Stream AXI4-Lite |
| Color Filter Array Interpolation v7.0 | 2015.4 | 14.3 (v6.01a) | AXI4-Stream AXI4-Lite |
| Deinterlacer v4.0 | 2014.3 | 14.3 (v3.00a) | AXI4 AXI4-Stream AXI4-Lite |
| Gamma Correction v7.0 | 2015.4 | 14.3 (v6.01a) | AXI4-Stream AXI4-Lite |
| Gamma LUT v1.0 | 2017.3 | AXI4-Stream AXI4-Lite |
|
| H.264/H.265 Video Codec Unit v1.0 | 2017.3 | AX84-Lite AXI4-MM |
|
| HDMI v3.0 | 2017.3 | AXI4-Stream AXI4-Lite |
|
| Image Edge Enhancement v8.0 | 2015.4 | 14.4 (v6.00a) | AXI4-Stream AXI4-Lite |
| MIPI CSI Controller Subsystems (RX v3.1 - TX v2.0) |
2017.3 | AXI4-Stream AXI4-Lite |
|
| MIPI D-PHY v4.0 | 2017.3 | AXI4-Lite | |
| MIPI DSI Tx Controller Subsystem v2.0 | 2017.3 | AXI4-Stream AXI4-Lite |
|
| On Screen Display v6.0 | 2015.4 | 14.4 (v5.01a) | AXI4-Stream AXI4-Lite |
| RGB to YCrCb Color Space Converter v7.1 | 2015.4 | 14.3 (v6.01a) |
AXI4-Stream AXI4-Lite |
| Sensor Demosaic v1.0 | 2017.3 | AXI4-Stream AXI4-Lite |
|
| Test Pattern Generator v7.0 | 2017.1 | 14.4 (v4.00a) | AXI4-Stream AXI4-Lite |
| Video Frame Buffer Read and Video Frame Buffer Write v1.0 | 2017.3 | AXI4-Stream AXI4-Lite AXI4-MM |
|
| Video input to AXI4-Stream v4.0 | 2017.3 | 14.3 (v2.01a) | AXI4-Stream |
| Video Processing Subsystem v2.0 | 2017.3 | AXI4-Stream AXI4-Lite AXI4-MM |
|
| Video Timing Controller v6.1 | 2017.3 | 14.3 (v5.01a) | AXI4-Lite |
| YCrCb to RGB Color Space Converter v7.1 | 2015.4 | 14.3 (v6.01a) | AXI4-Stream AXI4-Lite |
| 核心 | 要求的 Vivado™ 版本 | 要求的 ISE™ 版本 | AXI 介面支援 |
| CAN v5.0 | 2015.4 | 14.4 (v4.2) | AXI4-Lite |
| CAN with Flexible Data Rate (CAN FD) v1.0 | 2016.3 | AXI4-Lite |
| 核心 | 要求的 Vivado™ 版本 | 要求的 ISE™ 版本 | AXI 介面支援 |
| 乙太網路 | |||
| 1G/10G/25G Switching Ethernet Subsystem v1.0 | 2017.3 | AXI4-Stream | |
| 10G Ethernet with 1588 Subsystem v3.1 | 2017.3 | AXI4-Lite AXI-Stream |
|
| 10 Gigabit Ethernet Media Access Controller (10GEMAC) v15.1 | 2017.3 | 14.5 (v11.6) | AXI4-Lite AXI-Stream |
| 10G/25G Ethernet Subsystem (25GEMAC / 25GBASE-KR) v2.3 | 2017.3 | AXI4 | |
| 40G/50G Ethernet Subsystem (50GEMAC / 50GBASE-KR2) v2.3 | 2017.3 |
AXI4-Stream | |
| Ethernet AVB Endpoint v5.4 | 2012.1 | 14.1 | AXI4-Lite AXI-Stream |
| 25G IEEE 802.3by Reed-Solomon Forward Error Correction v1.0 | 2016.1 | AXI4-Lite | |
| 50G IEEE 802.3 Reed-Solomon Forward Error Correction v1.0 | 2016.4 | AXI4-Lite | |
| 100G IEEE 802.3bj Reed-Solomon Forward Error Correction v1.0 | 2017.3 | AXI4-Lite | |
| Tri-mode Ethernet Media Access Controller (TEMAC) v9.0 | 2017.3 | 14.4 (v5.5) | AXI4-Lite AXI4-Stream |
| USXGMII Subsystem v1.0 | 2017.3 | AXI4-Lite AXI4-Stream |
|
| Virtex 6 Embedded Tri-mode Ethernet MAC Wrapper v2.3 | 14.1 | AXI4-Lite AXI4-Stream |
|
| 錯誤更正 | |||
| 3GPP Mixed Mode Turbo Decoder v2.0 | 2015.4 | 14.1 (v1.0) | AXI4-Stream |
| Convolutional Encoder v9.0 | 2014.1 | 14.3 (v8.0) | AXI4-Stream |
| Interlaver/De-interleaver v8.0 | 2015.4 | 14.2 (v7.1) | AXI4-Stream |
| Reed Solomon Decoder v9.0 | 2014.1 | 14.1 (v8.0) | AXI4-Stream |
| Reed Solomon Encoder v9.0 | 2014.1 | 14.1 (v8.0) | AXI4-Stream |
| Viterbi Decoder v9.1 | 2015.4 | 14.4 (v8.0) | AXI4-Stream |
| 序列介面 | |||
| Aurora 8B/10B v11.2 | 2017.3 | 14.4 (v8.3) | AXI4-Stream |
| Aurora 64B/66B v11.3 | 2017.3 | 14.4 (v7.2) | AXI4-Stream |
| 無線 | |||
| 3GPP LTE Channel Estimator v2.0 | 2014.4 | 14.3 (v1.1) | AXI4-Stream |
| 3GPP LTE MIMO Decoder v3.0 | 2015.4 | 13.2 (v2.1) | AXI4-Stream |
| 3GPP LTE MIMO Encoder v4.0 | 2014.2 | 14.1 (v3.0) | AXI4-Stream |
| 3GPP Mixed Mode Turbo Decoder v2.0 | 2015.4 | 14.1 (v1.0) | AXI4-Stream |
| 3GPP LTE PUCCH Receiver v2.0 | 2014.1 | 13.4 (v1.0) | AXI4-Stream |
| 3GPP LTE DL Channel Encoder v3.0 | 2017.1 | 14.1 (v2.2) | AXI4-Stream |
| 3GPP LTE UL Channel Decoder v4.0 | 2016.3 | 14.1 (v3.0) | AXI4 AXI4-Stream |
| CPRI v8.8 | 2017.3 | 14.6 (v6.1) | AXI4-Lite |
| Digital Pre-Distortion (DPD) v8.1 | 2017.2 | 14.3 (V5.0) | AXI4 AXI4-Stream AXI4-Lite |
| DUC/DDC Compiler v3.0 | 2015.4 | 14.3 | AXI4-Stream |
| JEDS204 v7.2 | 2017.3 | 14.6 (V3.2) | AXI4-Stream AXI4-Lite |
| JEDS204C v2.0 | 2017.3 | AXI4-Stream AXI4-Lite |
|
| Peak Cancellation Crest Factor Reduction (PC-CFR) v6.1 | 2016.3 | 14.4 (v3.1) | AXI4-Stream AXI4-Lite |
| 核心 | 要求的 Vivado™ 版本 | 要求的 ISE™ 版本 | AXI 介面支援 |
| CIC Compiler v4.0 | 2016.3 | 14.1 (v3.0) | AXI4-Stream |
| CORDIC v6.0 | 2017.3 | 14.1 (v5.0) | AXI4-Stream |
| DDS Compiler v6.0 | 2015.4 | 14.1 (v5.0) | AXI4-Stream |
| Fast Fourier Transform (FFT) v9.0 | 2017.3 | 14.1 (v8.0) | AXI4-Stream |
| FIR Compiler v7.2 | 2015.2 | 14.1 (v6. |
| 核心 | 要求的 Vivado™ 版本 | 要求的 ISE™ 版本 | AXI 介面支援 |
| 核心連接 | |||
| AHB Lite to AXI Bridge v3.0 | 2014.1 | EDK 14.3 | AXI4-Lite |
| AXI to PLBV46 Bridge v2.02a | 2012.2 | EDK 14.2 | AXI4 AXI4-Lite |
AXI Quad SPI v3.2 |
2017.1 | 14.4 | AXI4 AXI4-Lite |
| PLBV46 to AXI Bridge v2.01a | 2012.2 | EDK 14.2 (v2.00a) | AXI4 AXI4-Lite |
| 除錯與追蹤 | |||
| ChipScope AXI Monitor v3.05a | EDK 14.2 | AXI4 AXI4-Stream AXI4-Lite |
|
| FPGA 重配置 | |||
| AXI Hardware ICAP v3.0 | 2016.3 | EDK 14.2 (v2.03a) | AXI4-Lite |
| 記憶體介面 | |||
| AXI BRAM Interface Controller v4.0 | 2016.3 | EDK 14.2 | AXI4 AXI4-Lite |
| AXI External Memory Controller v3.0 | 2017.1 | 14.4 (v1.03b) | AXI4 AXI4-Lite |
| AXI Spartan-6 DDRX Memory Controller v1.05a | 12.4 | AXI4 | |
| AXI Streaming FIFO v4.1 | 2016.1 | 14.4 | AXI4 AXI4-Stream AXI4-Lite |
| AXI System ACE Interface Controller v1.01a | 13.2 | AXI4-Lite | |
| AXI System Cache v4.0 | 2017.1 | 14.4 | AXI4 AXI4-Lite |
| 周邊設備控制器 | |||
| AXI External Peripheral Controller v2.0 | 2016.3 | EDK 14.1 (v1.00a) | AXI4-Lite |
| 周邊設備介面 | |||
| AXI System Monitor Analog/Digital Converter v2.00a | 13.1 | AXI4-Lite | |
| 周邊設備（網路） | |||
| AXI 1G/2.5G Ethernet Subsystem v7.1 (ISE v3.01a) | 2017.3 | 14.1 | AXI4-Stream AXI4-Lite |
| AXI Ethernet Lite v3.0 (ISE v1.01b) |
2014.3 | EDK 14.1 | AXI4 AXI4-Lite |
| AXI Timer/Counter v2.0 | 2016.3 | 14.3 | AXI4-Lite |
| 周邊設備（通用非同步收發傳輸器 (Universal Asynchronous Receiver-Transmitter, UART)、序列周邊介面 (Serial Peripheral Interface, SPI)、積體匯流排電路 (Inter-Integrated Circuit, IIC)、通用輸入輸出 (General Purpose Input Output, GPIO)、其他） | |||
| AXI CAN v1.03a | ISE/EDK 13.2 | AXI4-Lite | |
| AXI General Purpose IO v2.0 (EDK v1.01b) |
2016.3 | EDK 14.1 | AXI4-Lite |
| AXI IIC Bus Interface v2.0 (EDK v1.02a) |
2016.3 | EDK 14.1 | AXI4-Lite |
| AXI Memory Mapped to PCI Express® (PCIe®) Gen2 v2.8 (ISE v1.06a) |
2017.3 | 14.4 | AXI4 |
| AXI Thin Film Transister (TFT) Controller v2.0 | 2015.4 | AXI4 AXI4-Lite |
|
| AXI UART 16550 v2.0 (EDK v1.01a) |
2016.3 | EDK 14.2 | AXI4-Lite |
| AXI UART Lite v2.0 (EDK v1.02a) |
2017.1 | EDK 14.2 | AXI4-Lite |
| AXI USB 2.0 Device Controller v4.0 (ISE v3.02a) |
2015.4 | 14.3 | AXI4 |
| AXI Watchdog Timer (WDT) v3.0 (EDK v1.01a) |
2017.3 | EDK 14.2 | AXI4-Lite |
| AXI XADC v2.0 (EDK v1.00a) |
2013.1 | EDK 14.3 | AXI4-Lite |
| 處理器介面 | |||
| AXI to APB Bridge v3.0 (EDK v1.01a) |
2015.4 | EDK 14.2 | AXI4-Lite |
| AXI to AXI Connector v1.00a | 12.4 | AXI4 AXI4-Lite |
|
| AXI Interrupt Controller v4.1 (EDK v1.04a) |
2017.3 | EDK 14.6 | AXI4-Lite |
| AXI Lite IPIF v2.0 (EDK v1.01a) |
2016.1 | EDK 14.1 | AXI4-Lite |
| AXI Slave Burst v2.0 (EDK v1.00b) |
2013.1 | EDK 14.2 | AXI4 |
| LogiCORE™ Mailbox v2.1 | 2017.3 | 14.4 | AXI4-Stream AXI4-Lite |
| LogiCORE IP Mutex v2.1 (ISE v1.00a) |
2015.4 | 14.3 | AXI4-Lite |
| 核心 | 要求的 Vivado™ 版本 | 要求的 ISE™ 版本 | AXI 介面支援 |
| 除錯與驗證 | |||
| AXI Protocol Checker v1.1 | 2013.4 | AXI4 AXI4-Lite |
|
| AXI4-Stream Protocol Checker v2.0 | 2017.3 | AXI4-Stream | |
| ChipScope™ AXI Monitor v3.05a | 2012.2 | 14.2 | AXI4 AXI4-Stream AXI4-Lite |
| JTAG to AXI Master v1.2 | 2016.3 | AXI4 AXI4-Lite |
|
| Partial Reconfiguration Controller v1.2 | 2017.3 | 14.4 | AXI4-Stream AXI4-Lite |
| IO 介面 | |||
| Clocking Wizard v5.4 (ISE v4.4) |
2017.3 | 14.4 | AXI4-Lite |
| System Management Wizard v1.3 | 2017.1 | AXI4-Lite | |
| XADC Wizard v3.3 (ISE v2.0) |
2016.3 | 14.2 | AXI4-Stream AXI4-Lite |
| 核心 | 要求的 Vivado™ 版本 | 要求的 ISE™ 版本 | AXI 介面支援 |
| AXI Datamover v5.1 (ISE v4.02a) |
2015.4 | ISE/EDK 14.4 | AXI4 AXI4-Stream |
| AXI Central DMA Controller v4.1 (EDK v3.04a) |
2017.1 | EDK 14.4 | AXI4 AXI4-Lite |
| AXI Chip2Chip v5.0 (ISE/EDK v3.00a) |
2017.3 | ISE/EDK 14.4 | AXI4 AXI4-Lite |
| AXI DMA Controller v7.1 (ISE/EDK v6.03a) |
2017.3 | ISE/EDK 14.4 | AXI4 AXI4-Stream AXI4-Lite |
| AXI Exerciser v4.00a | 2012.4 | EDK 14.4 | AXI4 |
| AXI Interconnect v2.1 (ISE/EDK v1.06a) |
2017.1 | ISE/EDK 14.1 | AXI4 AXI4-Lite |
| AXI Memory Mapped to Stream Mapper v1.1 | 2017.1 | AXI4 AXI4-Stream |
|
| AXI Performance Monitor v5.0& (EDK v3.00a) |
2017.3 | EDK 14.4 | AXI4 AXI4-Stream AXI4-Lite |
| AXI4-Steam Accelerator Adapter v2.1 | 2015.1 | AXI4-Stream AXI4-Lite |
|
| AXI4 Stream Interconnect v1.1 | 2017.3 | AXI4-Stream | |
| AXI4 Stream Infrastructure v2.2 | 2017.1 | AXI-4 Stream AXI4-Lite |
|
| AXI4 Traffic Generator v3.0 (ISE v1.1) |
2017.3 | AXI4 AXI4-Stream AXI4-Lite |
|
| AXI Virtual FIFO Controller v2.0 (ISE v1..1) |
2015.4 | 14.2 | AXI4 AXI4-Stream |
| 核心 | 要求的 Vivado™ 版本 | 要求的 ISE™ 版本 | AXI 介面支援 |
| Complex Multiplier v6.0 (ISE v5.0) |
2014.1 | 14.1 | AXI4-Stream |
| Divider Generator v5.1 | 2016.3 | 14.1 | AXI4-Stream |
| Floating Point Operator v7.1 (ISE v6.1) |
2017.3 | 14.2 | AXI4-Stream |
| 核心 | 要求的 Vivado™ 版本 | 要求的 ISE™ 版本 | AXI 介面支援 |
| Block Memory Generator v8.4 (ISE v8.2) |
2017.3 | 14.3 / 14.4 | AXI4 AXI4-Lite |
| FIFO Generator v13.2 (ISE v9.3) |
2017.3 | 14.3 / 14.4 | AXI4 AXI4-Stream AXI4-Lite |
| Memory Interface Generator (MIG) UltraScale v6.0 7 系列 v2.2 |
2014.2 | 14.5 | AXI4 |
| 核心 | 要求的 Vivado™ 版本 | 要求的 ISE™ 版本 | AXI 介面支援 |
| AXI Bridge for PCI Express (PCIe) Gen3 Subsystem v3.0 | 2017.3 | AXI4 | |
| AXI Memory Mapped to PCI Express (PCIe) Gen2 v2.8 | 2017.3 | AXI4 | |
| UltraScale™ FPGAs Gen3 Integrated Block for PCI Express® (PCIe®) v4.4 | 2017.3 | AXI4-Stream | |
| Virtex™ 7 FPGA Gen3 Integrated Block for PCI Express (PCIe) v4.3 (ISE v1.4) |
2017.3 | 14.4 | AXI4-Stream |
| 7 Series Integrated Block for PCI Express (PCIe) Gen2 v3.3 (ISE v1.8) |
2017.3 | 14.4 | AXI4-Stream |
| DisplayPort™ Subsystem v2.1 | 2017.3 | AXI4-Stream AXI4-Lite |
|
| DisplayPort v7.0 (ISE V3.2) |
2017.1 | 14.2 | AXI4-Stream AXI4-Lite |
| DisplayPort with Audio (SPDIF) v2.0 (ISE v1.1) |
2014.1 | 14.2 | AXI4-Stream AXI4-Lite |
| Serial RapidIO IP Core Gen 2 v4.0 (ISE v1.6) |
2017.1 | 14.4 | AXI4-Stream AXI4-Lite |
| Spartan 6 FPGA Integrated Endpoint Block for PCI Express v2.4 | 13.4 | AXI4-Stream AXI4-Lite |
|
| SPDIF Controller v2.0 (ISE v1.2) |
2015.4 | 14.4 | AXI4-Stream AXI4-Lite |
| Virtex 6 Integrated Block for PCI Express v2.5 | 14.1 | AXI4-Stream |