AMD Spartan UltraScale+ FPGA
- 採用 28 nm 與更小製程技術製造的 FPGA，有著業界最高的 I/O 對邏輯單元比3
- 與前一代產品相比，總耗電量最高可降低 30%9
高成本效益解決方案始於創新的矽晶和更優異的工具
更高的價值。縮短上市時間。更低的解決方案總成本。1
解決方案總成本不是只有晶片這一項。真正成本最佳化的 FPGA 解決方案會考慮到架構效率、封裝特性、設計工具成本與可用性、IP 授權與整合、開發心力等項目。
我們從最先進的晶片開始，滿足您對效能與功率規格的需求。我們經實證的按鈕式工具可簡化設計流程，並提供產品快速上市所需要的彈性。AMD 擁有業界最大的合作夥伴與 IP 生態系統支援，可協助您在競爭中保持領先。2
瞭解 AMD 如何從開始到結束，一路領先群倫。
解決方案
加速實現從汽車、工廠再到雲端的創新。
透過業界最大開發生態系統，更快打造解決方案。2
與信賴的合作夥伴一起發揮實際影響力，同時降低解決方案總成本。
新聞汽車
運用長波紅外線 (LWIR) 鏡頭節能且即時的影像處理能力，增強夜視、行人偵測和自動緊急煞車 (AEB) 等功能。透過 AMD 廣大的汽車 IP 生態系統（包括 Stradvision、Xylon 和 Makarena 等合作夥伴），簡化散熱管理並加快打入市場速度。
採用 AMD Artix™ UltraScale+™ XA FPGA 的汽車夜視攝影機
瞭解能效、精巧外型規格，以及重要的安全與安全性功能如何為 LWIR 鏡頭實現更快速的影像感測器處理和即時響應速度。
機器視覺
AMD FPGA 可提供精巧、節能的即時影像處理功能，並簡化散熱管理。存取開放原始碼程式庫、超過 250 個免費 AMD Vivado™ IP 核心、超過 700 個 Vitis™ 功能，和免費 MicroBlaze™ V 處理器，以快速開發和部署採用 AI 技術的機器視覺解決方案。
以 AMD FPGA 優勢，賦予機器視覺鏡頭差異化
AMD FPGA 與自適應 SoC 產品組合可提供低成本解決方案，同時還可支援現今快步調生產線所需的最新感測器與輸出介面。
工業自動化
適用於機器人和工廠自動化的節能 FPGA 與 SoC 解決方案可提高生產力。透過 AMD 時間敏感網路 IP，將自主機器人的邊緣智慧極大化、簡化散熱管理，以及加速開發。
採用 AMD 成本最佳化器件的工業自動化現場設備
瞭解 AMD 如何實現高效率致動器控制、高速資料擷取和低功耗影像處理。
資料中心
AMD 成本最佳化 FPGA 與自適應 SoC 可提供領先業界的每邏輯單元 I/O 比例3，提高機架使用效率和改善 TCO，適合用來擴充智慧型伺服器與資料中心基板管理控制器 (BMC) 解決方案。透過 AMD 健全的生態系統和 AMD EPYC™ 處理器參考設計，加速 BMC 整合。
適用於伺服器 I/O 的 AMD 處理器與 FPGA 整合
透過適用於 PQC 演算法的內建安全性、符合 OCP 規範 (DC-SCM 2.1) 的互通性，以及 AMD Vivado Design Suite 所提供的快速開發流程，這些解決方案可為智慧型資料中心實現快速、安全且可擴充的 BMC 部署。
廣播與 Pro AV
AMD 成本最佳化 FPGA 與自適應 SoC 可為 Pro AV 提供高頻寬、低功耗的解決方案，以精巧設計實現流暢的 PCIe® Gen4 視訊擷取、處理和 4K 播放。先進的 I/O、整合式記憶體控制器和多樣化視訊介面支援，使其非常適合新一代專業影音系統。
透過 AMD Spartan™ UltraScale+ FPGA，升級廣播與 Pro AV
AMD Spartan UltraScale+ FPGA 配備高速 16.3 Gb/s 收發器、內建外部記憶體控制器和 PCIe Gen4 介面支援，可實現 AV-over-IP 網路橋接器、視訊轉換器，以及 PCIe 擷取卡、播放卡與處理卡這類的專業 AV 與廣播應用。
AMD 如何做得更好
- 晶片
- 設計工具
- 系統整合
晶片
使用 Spartan UltraScale+ FPGAs 完成更多。尖端網狀架構、頂尖的周邊設備，以及優異的散熱封裝4，為您的成本敏感應用提供領先業界的效能5。尋找最適合您目前與未來需求的器件。
40%
更有效率的設計。
相較於競爭對手的 LUT4 架構6，LUT6 的平均使用率提高了 40%，因為高效率的設計始於高效率的架構！
1.8x
更高赫茲
在最高速度等級下使用相同 16 nm 製程節點，FMAX 比競爭對手平均高出 1.8 倍。5
46%
更少瓦數
相較於競爭對手的 LUT4 架構，Spartan UltraScale+ FPGA 的 LUT6 架構，以及高效能設計的先進封裝最高可降低 46% 總耗電量。7
設計工具
節省寶貴時間。消除不必要的反覆運算，並避免下載額外工具。Vivado Design Suite 是適用於 AMD 成本最佳化 FPGA 的單一精簡型開發工具。此工具可完全整合設計流程，包括從 RTL 設計到實作和除錯的所有必要功能。
100%
合格率
優異的時序收斂8
無需苦惱時序收斂，享受開箱即用的成功體驗。使用 Vivado Design Suite，實現高效率設計並最大化生產力。
流程一體化，減少疊代次數
Vivado Design Suite 提供完全整合的解決方案，從模擬到除錯都包含在內，讓您不再需要昂貴的第三方工具，並能縮短上市時間。
500+
開發人員導向，功能豐富多樣
Vivado Design Suite 提供強大、免費的 IP 目錄，內含 500 種以上的功能和 IP，適合各式各樣的應用。
系統整合
AMD 提供領先的建構模塊，讓您快速輕鬆地保護、認證與整合系統元件。
安全系統始於安全啟動
透過 AMD 符合 CNSA 2.0 PQC 的安全啟動與多層級保護來保障您的系統：
- RSA-2048
- 經 NIST 認證的 AES-GCM 後量子密碼技術
- 物理不可複製函數 (Physical Unclonable Function, PUF) 和 True Random Number Generator (TRNG)
- 防竄改能力
功能安全性
透過包含下列項目的 TUV SUD 認證 AMD 安全設計流程，加快打入矽晶與軟體市場：
- 經認證可用於功能安全性應用的設計和驗證工具
- 經認證編譯器工具
- 經認證的功能安全性設計方法與 IP 核心
SoC 整合
AMD 自適應 SoC 將多種功能整合到單一晶片中，達成提升效能、減少延遲和增強安全性的效果。
- 整合式 Arm® Cortex® 處理器、Mali™ 顯示卡、視訊編碼、可程式化邏輯
- 減少攻擊面以提升安全性
產品組合
適用於成本敏感應用的自行調適解決方案
AMD 針對成本敏感的應用提供各式各樣的自行調適解決方案。AMD UltraScale+ 與 7 系列 FPGA 和自適應 SoC 以 LUT6 架構為基礎，不僅最大化效能，同時還能維持成本最佳化，適合對價格極為敏感的客戶。
資源
聯絡我們
開始使用 AMD 成本最佳化產品組合。
加入 Lounge
提供用於基準測試的完整設計套件。親眼見證。
尾註
本文提供的資訊僅供參考，可能會有所變更，恕不另行通知。沒有技術或產品是絕對安全的。GD-122。
- 根據 AMD 內部假設、估算和最佳近似值，AMD 成本最佳化產品組合（「COP」）專為提供「更低成本的解決方案」而設計。此聲稱反映的是 AMD COP 的一般情況，僅供參考。AMD 建議客戶根據實際測試做出購買決策。請參閱此處瞭解更多資訊。(COP-004)
- 根據截至 2025 年 6 月為止已發佈之 FPGA 廠商生態系統合作夥伴的 AMD 內部分析，參酌的面向包括市佔率、開發工具、社群互動和業界認可等因素。(COP-005)
- 最高每邏輯單元 I/O 是根據 AMD 內部分析，分析的資料根據為 AMD Spartan UltraScale+ SU10P FPGA 產品資料表，以及 Efinix、Intel、Lattice 和 Microchip 同級 FPGA 競品的已發佈資料表，競品的節點大小均在 28 nm 以下。每 I/O 成本降低是根據截至 2024 年 2 月的 AMD 清單價格，比較為了完成至少要 200 GPIO 的設計，AMD Spartan UltraScale+ SU10P 與 Spartan 7 7550 FPGA 各需多少成本。(SUS-011)
- 根據 2024 年 7 月的 AMD 分析，分析的依據是使用 JESD51 標準之 θJa 定義與同等級的 Lattice 套件所發佈的資料表。所述結果均為暫定，且將因架構、封裝尺寸、速度等級、器件、設計、配置和其他因素而有所不同。(COP-002)
- 根據 AMD 2024 年 7 月的分析，計算了 (16 nm) AMD Artix UltraScale+ AU7P FPGA 和 (16 nm) Lattice Avant E70 FPGA 的 30 個開放核心設計在各自最高速度等級下的平均 FMAX 比率。結果將根據架構、器件、速度等級、封裝尺寸、設計、配置和其他因素而有所不同。(AUS-010)
- 根據 2024 年 7 月的 AMD 測試，本測試測量以 LUT6 架構為基礎的 AMD Artix 7 A100T (28 nm) 與 Artix UltraScale+ AU7P (16 nm) 的使用率分數，對比以 LUT4 架構為基礎的 Lattice Nexus MachXO5 25 (28 nm) 以及 Lattice Avant E70 (16 nm) 器件的使用率分數，分別在 AMD Vivado 2024.1 和 Lattice Radiant 2024.1 上進行量測，涵蓋了不同的速度等級，並在 30 個開放核心設計中取了平均值。結果將根據架構、器件、速度等級、封裝尺寸、設計、配置和其他因素而有所不同。(COP-001)
- 根據 2024 年 7 月的 AMD 測試，在 AMD Power Estimation Tool（28 nm 用的是 XPE_2019_1_2，16 nm 用的是 PDM_2024.1），以及 Lattice Radiant Power Estimation Tool 2024.1 進行，以測量 AMD Spartan UltraScale+ SU35P、SU50P 和 SU100P FPGA 相對於 Lattice MachXO5-NX-25、CertusPro-NX50 和 MachXO5-NX-100T FPGA 在 HP 速度等級下的耗電量。總功耗結果僅包括網狀功率和 HDIO。所述結果假設在選擇競爭器件進行比較時，LUT6 將採用標準化的最高環境溫度 100°C，並獲得 40% 的使用率優勢。產品上市時，其結果可能會有所變更，且會因架構、封裝尺寸、速度等級、器件、設計、配置和其他因素而有所不同。(SUS-014)
- 根據 2024 年 9 月的 AMD 佈局與繞線測試，使用 26 個開放核心設計，並在預設模式下使用 AMD Vivado 2024.1 和 Lattice Radiant Software 2024.1 進行編譯，比較 AMD Artix UltraScale+ AU10P 器件與 Lattice Mach LFMXO5 器件在 FMAX 目標定於 150 MHz 時的效能；以及 AMD Kintex UltraScale+ KU5P 器件與 Lattice Avant E70 器件在 FMAX 目標定於 200 MHz 時的效能。P&R 效能會因器件、設計、配置和其他因素而異。(VIV-011)
- 此推估是根據 2024 年 1 月的 AMD 實驗室內部分析，使用根據 AMD Artix UltraScale+ AU7P FPGA 邏輯單元計數差異的總功耗計算（靜態加動態功耗），去估算 16 nm AMD Spartan UltraScale+ SU35P FPGA 對比 28 nm AMD Artix 7 7A35T FPGA 的功耗，估算工具是 Xilinx Power Estimator (XPE) 工具 2023.1.2 版。總功耗估算和推估將在產品上市時，因設計、配置、使用情況和其他因素而有所不同。(SUS-003)
尾註
本文提供的資訊僅供參考，可能會有所變更，恕不另行通知。沒有技術或產品是絕對安全的。GD-122。
- 根據 AMD 內部假設、估算和最佳近似值，AMD 成本最佳化產品組合（「COP」）專為提供「更低成本的解決方案」而設計。此聲稱反映的是 AMD COP 的一般情況，僅供參考。AMD 建議客戶根據實際測試做出購買決策。請參閱此處瞭解更多資訊。(COP-004)
- 根據截至 2025 年 6 月為止已發佈之 FPGA 廠商生態系統合作夥伴的 AMD 內部分析，參酌的面向包括市佔率、開發工具、社群互動和業界認可等因素。(COP-005)
- 最高每邏輯單元 I/O 是根據 AMD 內部分析，分析的資料根據為 AMD Spartan UltraScale+ SU10P FPGA 產品資料表，以及 Efinix、Intel、Lattice 和 Microchip 同級 FPGA 競品的已發佈資料表，競品的節點大小均在 28 nm 以下。每 I/O 成本降低是根據截至 2024 年 2 月的 AMD 清單價格，比較為了完成至少要 200 GPIO 的設計，AMD Spartan UltraScale+ SU10P 與 Spartan 7 7550 FPGA 各需多少成本。(SUS-011)
- 根據 2024 年 7 月的 AMD 分析，分析的依據是使用 JESD51 標準之 θJa 定義與同等級的 Lattice 套件所發佈的資料表。所述結果均為暫定，且將因架構、封裝尺寸、速度等級、器件、設計、配置和其他因素而有所不同。(COP-002)
- 根據 AMD 2024 年 7 月的分析，計算了 (16 nm) AMD Artix UltraScale+ AU7P FPGA 和 (16 nm) Lattice Avant E70 FPGA 的 30 個開放核心設計在各自最高速度等級下的平均 FMAX 比率。結果將根據架構、器件、速度等級、封裝尺寸、設計、配置和其他因素而有所不同。(AUS-010)
- 根據 2024 年 7 月的 AMD 測試，本測試測量以 LUT6 架構為基礎的 AMD Artix 7 A100T (28 nm) 與 Artix UltraScale+ AU7P (16 nm) 的使用率分數，對比以 LUT4 架構為基礎的 Lattice Nexus MachXO5 25 (28 nm) 以及 Lattice Avant E70 (16 nm) 器件的使用率分數，分別在 AMD Vivado 2024.1 和 Lattice Radiant 2024.1 上進行量測，涵蓋了不同的速度等級，並在 30 個開放核心設計中取了平均值。結果將根據架構、器件、速度等級、封裝尺寸、設計、配置和其他因素而有所不同。(COP-001)
- 根據 2024 年 7 月的 AMD 測試，在 AMD Power Estimation Tool（28 nm 用的是 XPE_2019_1_2，16 nm 用的是 PDM_2024.1），以及 Lattice Radiant Power Estimation Tool 2024.1 進行，以測量 AMD Spartan UltraScale+ SU35P、SU50P 和 SU100P FPGA 相對於 Lattice MachXO5-NX-25、CertusPro-NX50 和 MachXO5-NX-100T FPGA 在 HP 速度等級下的耗電量。總功耗結果僅包括網狀功率和 HDIO。所述結果假設在選擇競爭器件進行比較時，LUT6 將採用標準化的最高環境溫度 100°C，並獲得 40% 的使用率優勢。產品上市時，其結果可能會有所變更，且會因架構、封裝尺寸、速度等級、器件、設計、配置和其他因素而有所不同。(SUS-014)
- 根據 2024 年 9 月的 AMD 佈局與繞線測試，使用 26 個開放核心設計，並在預設模式下使用 AMD Vivado 2024.1 和 Lattice Radiant Software 2024.1 進行編譯，比較 AMD Artix UltraScale+ AU10P 器件與 Lattice Mach LFMXO5 器件在 FMAX 目標定於 150 MHz 時的效能；以及 AMD Kintex UltraScale+ KU5P 器件與 Lattice Avant E70 器件在 FMAX 目標定於 200 MHz 時的效能。P&R 效能會因器件、設計、配置和其他因素而異。(VIV-011)
- 此推估是根據 2024 年 1 月的 AMD 實驗室內部分析，使用根據 AMD Artix UltraScale+ AU7P FPGA 邏輯單元計數差異的總功耗計算（靜態加動態功耗），去估算 16 nm AMD Spartan UltraScale+ SU35P FPGA 對比 28 nm AMD Artix 7 7A35T FPGA 的功耗，估算工具是 Xilinx Power Estimator (XPE) 工具 2023.1.2 版。總功耗估算和推估將在產品上市時，因設計、配置、使用情況和其他因素而有所不同。(SUS-003)