AMD Spartan UltraScale+ FPGA
- 28 nm 以下のプロセス テクノロジで製造された FPGA の中で業界最高の I/O 対ロジックセル比3
- 前世代と比較して、総消費電力を最大 30% 削減可能9
コスト効率の良いソリューションは革新的なシリコンと優れたツールから始まる
価値を拡大。タイム トゥ マーケットを短縮。ソリューションの総コストを削減。1
ソリューションの総コストにはシリコン以外の要素も影響します。FPGA ソリューションのコストを真に最適化するためには、ファブリック効率やパッケージ特性、デザイン ツールのコストと使いやすさ、IP ライセンスおよび統合、開発工数など、さまざまな要素を考慮する必要があります。
性能と消費電力の仕様に対するお客様の要件を満たすために、AMD は最先端のシリコンから開始します。実績のあるプッシュボタン ツールにより、デザイン フローが簡素化され、製品を迅速に市場投入できる柔軟性が提供されます。AMD は、パートナーおよび IP による業界最大のエコシステムによってサポートされており、お客様が競合他社の一歩先を行くための支援を提供できます。2
最初から最後まで AMD は他社より優れています。その詳細についてご覧ください。
ソリューション
車両から工場、クラウドに至るまで、イノベーションを加速します。
業界最大の開発エコシステムでソリューションを迅速に構築します。2
信頼できるパートナーと共に、ソリューションの総コストを削減しながら実世界にインパクトをもたらします。
オートモーティブ
長波長赤外線 (LWIR) カメラの電力効率に優れたリアルタイムの画像処理により、暗視装置、歩行者検出、自動緊急ブレーキ (AEB) を強化できます。Stradvision、Xylon、Makarena などのパートナーを含む AMD の広範なオートモーティブ IP エコシステムが、熱管理の簡素化や市場参入の迅速化を支援します。
AMD Artix™ UltraScale+™ XA FPGA を搭載したオートモーティブ用暗視カメラ
電力効率、コンパクトなフォーム ファクター、重要な安全機能とセキュリティ機能により、LWIR カメラの画像センサー処理スピードとリアルタイムの応答性がどのように向上するかをご覧ください。
マシン ビジョン
AMD FPGA は、コンパクトなフォーム ファクターで電力効率に優れたリアルタイムの画像処理とシンプルな熱管理を実現します。オープンソース ライブラリ、250 以上の無料の AMD Vivado™ IP コア、700 以上の Vitis™ 機能、および無料の MicroBlaze™ V プロセッサを利用して、AI 搭載のマシン ビジョン ソリューションを迅速に開発し、展開できます。
AMD FPGA の利点を活用してマシン ビジョン カメラの差別化を図る
AMD FPGA およびアダプティブ SoC ポートフォリオは、今日のペースの速い生産ラインに必要な最新のセンサーと出力インターフェイスをサポートしながら、低コストのソリューションを提供します。
産業オートメーション
ロボティクスおよびファクトリー オートメーション向けの、電力効率に優れた FPGA および SoC のソリューションが生産性向上に貢献します。AMD Time Sensitive Networking IP を使用することで、自律型ロボットのエッジ インテリジェンスを最大限に活用し、熱管理を簡素化し、開発を加速できます。
AMD のコスト重視デバイスを使用した産業オートメーション フィールド機器
AMD がどのようにして、効率的なアクチュエーター制御、高速なデータ収集、低消費電力の画像処理を実現しているかをご覧ください。
データセンター
AMD のコスト重視 FPGA およびアダプティブ SoC でインテリジェントなサーバーおよびデータセンターのベースボード管理コントローラー (BMC) ソリューションを拡張することで、業界をリードする I/O ロジック比3 を実現し、ラックの効率的な使用と TCO の改善を達成できます。AMD の堅牢なエコシステムと AMD EPYC™ プロセッサ リファレンス デザインが BMC 統合を促進します。
サーバー I/O 向けに AMD CPU と FPGA を統合
PQC アルゴリズムの組み込みセキュリティ、OCP 準拠 (DC-SCM 2.1) の相互運用性、AMD Vivado Design Suite を使用した迅速な開発により、インテリジェントなデータセンター向けの迅速で安全、かつスケーラブルな BMC 導入が実現します。
ブロードキャスト/業務用 AV
AMD のコスト重視 FPGA およびアダプティブ SoC は、業務用 AV 向けの広帯域幅かつ低消費電力のソリューションを提供し、コンパクトなデザインでシームレスな PCIe® Gen4 ビデオ キャプチャ、処理、4K プレイアウトを実現します。高度な I/O、統合メモリ コントローラー、幅広いビデオ インターフェイスのサポートにより、次世代レベルのプロフェッショナル オーディオ/ビジュアル システムに最適です。
AMD Spartan™ UltraScale+ FPGA が放送機器/業務用 AV を強化
16.3 Gb/s の高速トランシーバー、ビルトイン EMC、PCIe Gen4 インターフェイスを搭載した AMD Spartan UltraScale+ FPGA は、AV-over-IP ネットワーク ブリッジ、ビデオ コンバーター、PCIe 取り込み、プレイアウト、および処理カードを使用した、業務用 AV/放送機器アプリケーションを可能にします。
AMD が選ばれる理由
- シリコン
- デザイン ツール
- システム統合
シリコン
Spartan UltraScale+ FPGA で可能性を広げましょう。最先端のファブリック アーキテクチャ、最上位クラスのペリフェラル、優れた熱管理パッケージング技術4 を使用して、コスト重視のアプリケーションにおいて業界最高レベルのパフォーマンス5 を実現します。現在、そして将来的なニーズにも対応できる最適なデバイスを見つけてください。
40%
効率的なデザイン
LUT6 アーキテクチャは、競合製品の LUT4 アーキテクチャ6 と比べて使用率が平均 40% 向上します。効率的なデザインは効率的なアーキテクチャから始まります。
1.8 倍
高速クロック
同じ 16 nm プロセス ノードを使用した場合、最大スピード グレードで比較して、平均 1.8 倍高い FMAX を実現できます。5
46%
省電力
Spartan UltraScale+ FPGA の LUT6 アーキテクチャと高性能デザイン向けの先進的なパッケージング技術を使用することで、競合製品の LUT4 アーキテクチャと比べて総消費電力を最大 46% 削減できます。7
デザイン ツール
貴重な時間を節約しましょう。不要な反復も、新たなツールをダウンロードする必要性も排除できます。Vivado Design Suite は、AMD のコスト重視 FPGA に合わせて効率化された単一の開発ツールです。デザイン フロー全体に統合されており、RTL デザインからインプリメンテーションやデバッグまで、必要とされるあらゆる機能を備えています。
100%
合格率
優れたタイミング クロージャ8
そのままの設定で完成させることができ、タイミング クロージャには苦労しません。Vivado Design Suite で効率的にデザインしながら生産性を最大限に高められます。
フローの統合による反復の削減
Vivado Design Suite は、シミュレーションからデバッグまでが完全統合されたソリューションで、コストのかさむサードパーティ ツールが不要となるうえ、タイム トゥ マーケットが短縮されます。
500+
開発者主導、多彩な機能
Vivado Design Suite の堅牢な無償 IP カタログには、広範なアプリケーション向けの機能や IP が 500 以上用意されています。
システム統合
AMD は、システム コンポーネントのセキュリティ保護、認証、統合を迅速化、簡素化できるよう、最高水準の構築ブロックを提供しています。
セキュア ブートでシステム起動を保護
AMD は次を使用して CNSA 2.0 PQC 準拠のセキュア ブートと多層保護を提供し、システムのセキュリティを確保します。
- RSA-2048
- NIST 認定の AES-GCM ポスト量子暗号化
- 物理複製困難関数 (PUF) と True Random Number Generator (TRNG)
- 改ざん防止機能
機能安全
次を含む、TUV SUD 認定の AMD の安全なデザイン フローにより、シリコンおよびソフトウェアの市場参入を加速します。
- 機能安全アプリケーション向けの認定された設計/検証ツール
- 認定済みコンパイラ ツール
- 認定済みの機能安全設計手法と IP コア
SoC インテグレーション
AMD のアダプティブ SoC は、複数の機能を単一のチップに統合し、パフォーマンスの向上、レイテンシの低減、セキュリティの強化を実現します。
- 統合 Arm® Cortex® プロセッサ、Mali™ GPU、ビデオ エンコーディング、プログラマブル ロジック
- 攻撃対象領域を削減してセキュリティを向上
製品ポートフォリオ
コスト重視のアプリケーションに最適な適応型ソリューション
AMD は、コスト重視のアプリケーション向けに、幅広い適応型ソリューションを提供しています。AMD の UltraScale+ および 7 シリーズの FPGA とアダプティブ SoC は、LUT6 アーキテクチャを採用しており、最大性能を維持しながらコストを重視する顧客向けに最適化されています。
リソース
お問い合わせ
AMD のコスト重視製品ポートフォリオで設計を開始。
ラウンジに参加
ベンチマーク評価に使用できるさまざまな設計ツールを提供しています。ぜひお試しください。
脚注
The information contained herein is for informational purposes only and is subject to change without notice.完全に安全なテクノロジや製品はありません。GD-122。
- AMD のコスト重視製品ポートフォリオ (以下 "COP") は、AMD 社内での仮定、推定、最良近似に基づき、"低コストのソリューション" を提供するよう設計されています。この主張は、AMD COP を代表する内容であり、情報提供のみを目的としています。AMD は、実際のテスト結果に基づいて購入を判断することを推奨しています。詳しくは、こちらをご覧ください。(COP-004)
- 市場シェア、開発ツール、コミュニティ エンゲージメント、業界の認知度などの要因を含む、FPGA ベンダーの公開エコシステム パートナーに関する 2025 年 6 月時点の AMD 社内分析に基づいています。(COP-005)
- 業界最高の I/O 対ロジック セル比は、AMD Spartan UltraScale+ SU10P FPGA の製品データシートと、Efinix、Intel、Lattice、Microchip の 28 nm 以下のノードサイズの競合 FPGA の公開されているデータシートに基づいて、AMD が社内分析した結果に基づいています。I/O あたりのコスト削減は、200 GPIO 以上を必要とするデザインにおいて、2024 年 2 月時点での AMD Spartan UltraScale+ SU10P と Spartan 7 7550 FPGA の AMD 価格リストに基づいています。(SUS-011)
- 2024 年 7 月時点で公開されているデータシートに基づいて AMD が分析した結果に基づいています。JESD51 に定義されている θJa を使用して、Lattice の同等パッケージと比較しました。この結果は暫定的なものであり、アーキテクチャ、パッケージ サイズ、スピード グレード、デバイス、設計、構成、およびその他の要因によって変動する可能性があります。(COP-002)
- 2024 年 7 月に AMD が実施した分析結果に基づいています。30 個のオープンコア デザインの平均 FMAX を計算し、16 nm の AMD Artix UltraScale+ AU7P FPGA と 16 nm の Lattice Avant E70 FPGA をそれぞれの最大スピード グレードで比較しました。これらの結果は、アーキテクチャ、デバイス、スピード グレード、パッケージ サイズ、設計、構成、およびその他の要因によって変動する可能性があります。(AUS-010)
- 2024 年 7 月に AMD が実施したテスト結果に基づいています。LUT6 アーキテクチャ ベースの AMD Artix 7 A100T (28 nm) および Artix UltraScale+ AU7P (16 nm) と、LUT4 アーキテクチャ ベースの Lattice Nexus MachXO5 25 (28 nm) および Lattice Avant E70 (16 nm) デバイスの利用率を比較しました。AMD Vivado 2024.1 と Lattice Radiant 2024.1 をそれぞれ使用して、さまざまなスピード グレードで実施し、30 個のオープンコア デザインの平均値をとりました。これらの結果は、アーキテクチャ、デバイス、スピード グレード、パッケージ サイズ、設計、構成、およびその他の要因によって変動する可能性があります。(COP-001)
- 2024 年 7 月に AMD が実施したテスト結果に基づいています。AMD の消費電力見積もりツール (28 nm 用 XPE_2019_1_2、16 nm 用 PDM_2024.1) と Lattice Radiant 2024.1 の電力見積もり機能を使用して、AMD Spartan UltraScale+ SU35P、SU50P、および SU100P FPGA と Lattice MachXO5-NX-25、CertusPro-NX50、および MachXO5-NX-100T FPGA の消費電力を比較しました。これらはすべて HP スピード グレードで測定されています。合計消費電力には、ファブリックの消費電力と HDIO の消費電力のみが含まれています。結果は、最大周囲温度を 100°C として測定したもので、比較対象のデバイスを選ぶ際には LUT6 アーキテクチャの利用効率が 40% 優れていることを考慮しています。測定結果は、製品の市場投入後に変更される可能性があります。また、アーキテクチャ、パッケージ サイズ、スピード グレード、デバイス、設計、構成、およびその他の要因によって変動する可能性があります。(SUS-014)
- 2024 年 9 月に実施した AMD 配置配線テストに基づいています。デフォルト モードの AMD Vivado 2024.1 と Lattice Radiant Software 2024.1 でコンパイルした 26 個のオープンコア デザインを使用し、AMD Artix UltraScale+ AU10P デバイスと Lattice Mach LFMXO5 デバイス (@ 150 MHz FMAX ターゲット)、AMD Kintex UltraScale+ KU5P デバイスと Lattice Avant E70 デバイス (@ 200 MHz FMAX ターゲット) を比較しました。P&R パフォーマンスは、デバイス、設計、構成などの要因によって変動する可能性があります。(VIV-011)
- AMD ラボが 2024 年 1 月に実施した社内分析に基づいて予測したものです。この分析では、AMD Artix UltraScale+ AU7P FPGA のロジック セル数の差を考慮して合計消費電力 (スタティック + ダイナミック消費電力) を計算しています。Xilinx Power Estimator (XPE) ツールのバージョン 2023.1.2 を使用して、16 nm AMD Spartan UltraScale+ SU35P FPGA と 28 nm AMD Artix 7 7A35T FPGA の消費電力を見積もりました。合計消費電力の見積もり結果は、製品が市場にリリースされる際には異なる可能性があり、デザイン、構成、使用状況、およびその他の要因の影響を受けます。(SUS-003)
脚注
The information contained herein is for informational purposes only and is subject to change without notice.完全に安全なテクノロジや製品はありません。GD-122。
- AMD のコスト重視製品ポートフォリオ (以下 "COP") は、AMD 社内での仮定、推定、最良近似に基づき、"低コストのソリューション" を提供するよう設計されています。この主張は、AMD COP を代表する内容であり、情報提供のみを目的としています。AMD は、実際のテスト結果に基づいて購入を判断することを推奨しています。詳しくは、こちらをご覧ください。(COP-004)
- 市場シェア、開発ツール、コミュニティ エンゲージメント、業界の認知度などの要因を含む、FPGA ベンダーの公開エコシステム パートナーに関する 2025 年 6 月時点の AMD 社内分析に基づいています。(COP-005)
- 業界最高の I/O 対ロジック セル比は、AMD Spartan UltraScale+ SU10P FPGA の製品データシートと、Efinix、Intel、Lattice、Microchip の 28 nm 以下のノードサイズの競合 FPGA の公開されているデータシートに基づいて、AMD が社内分析した結果に基づいています。I/O あたりのコスト削減は、200 GPIO 以上を必要とするデザインにおいて、2024 年 2 月時点での AMD Spartan UltraScale+ SU10P と Spartan 7 7550 FPGA の AMD 価格リストに基づいています。(SUS-011)
- 2024 年 7 月時点で公開されているデータシートに基づいて AMD が分析した結果に基づいています。JESD51 に定義されている θJa を使用して、Lattice の同等パッケージと比較しました。この結果は暫定的なものであり、アーキテクチャ、パッケージ サイズ、スピード グレード、デバイス、設計、構成、およびその他の要因によって変動する可能性があります。(COP-002)
- 2024 年 7 月に AMD が実施した分析結果に基づいています。30 個のオープンコア デザインの平均 FMAX を計算し、16 nm の AMD Artix UltraScale+ AU7P FPGA と 16 nm の Lattice Avant E70 FPGA をそれぞれの最大スピード グレードで比較しました。これらの結果は、アーキテクチャ、デバイス、スピード グレード、パッケージ サイズ、設計、構成、およびその他の要因によって変動する可能性があります。(AUS-010)
- 2024 年 7 月に AMD が実施したテスト結果に基づいています。LUT6 アーキテクチャ ベースの AMD Artix 7 A100T (28 nm) および Artix UltraScale+ AU7P (16 nm) と、LUT4 アーキテクチャ ベースの Lattice Nexus MachXO5 25 (28 nm) および Lattice Avant E70 (16 nm) デバイスの利用率を比較しました。AMD Vivado 2024.1 と Lattice Radiant 2024.1 をそれぞれ使用して、さまざまなスピード グレードで実施し、30 個のオープンコア デザインの平均値をとりました。これらの結果は、アーキテクチャ、デバイス、スピード グレード、パッケージ サイズ、設計、構成、およびその他の要因によって変動する可能性があります。(COP-001)
- 2024 年 7 月に AMD が実施したテスト結果に基づいています。AMD の消費電力見積もりツール (28 nm 用 XPE_2019_1_2、16 nm 用 PDM_2024.1) と Lattice Radiant 2024.1 の電力見積もり機能を使用して、AMD Spartan UltraScale+ SU35P、SU50P、および SU100P FPGA と Lattice MachXO5-NX-25、CertusPro-NX50、および MachXO5-NX-100T FPGA の消費電力を比較しました。これらはすべて HP スピード グレードで測定されています。合計消費電力には、ファブリックの消費電力と HDIO の消費電力のみが含まれています。結果は、最大周囲温度を 100°C として測定したもので、比較対象のデバイスを選ぶ際には LUT6 アーキテクチャの利用効率が 40% 優れていることを考慮しています。測定結果は、製品の市場投入後に変更される可能性があります。また、アーキテクチャ、パッケージ サイズ、スピード グレード、デバイス、設計、構成、およびその他の要因によって変動する可能性があります。(SUS-014)
- 2024 年 9 月に実施した AMD 配置配線テストに基づいています。デフォルト モードの AMD Vivado 2024.1 と Lattice Radiant Software 2024.1 でコンパイルした 26 個のオープンコア デザインを使用し、AMD Artix UltraScale+ AU10P デバイスと Lattice Mach LFMXO5 デバイス (@ 150 MHz FMAX ターゲット)、AMD Kintex UltraScale+ KU5P デバイスと Lattice Avant E70 デバイス (@ 200 MHz FMAX ターゲット) を比較しました。P&R パフォーマンスは、デバイス、設計、構成などの要因によって変動する可能性があります。(VIV-011)
- AMD ラボが 2024 年 1 月に実施した社内分析に基づいて予測したものです。この分析では、AMD Artix UltraScale+ AU7P FPGA のロジック セル数の差を考慮して合計消費電力 (スタティック + ダイナミック消費電力) を計算しています。Xilinx Power Estimator (XPE) ツールのバージョン 2023.1.2 を使用して、16 nm AMD Spartan UltraScale+ SU35P FPGA と 28 nm AMD Artix 7 7A35T FPGA の消費電力を見積もりました。合計消費電力の見積もり結果は、製品が市場にリリースされる際には異なる可能性があり、デザイン、構成、使用状況、およびその他の要因の影響を受けます。(SUS-003)