Übersicht

AMD Versal™ AI Engine-Entwicklung mit Vitis Model Composer

AMD Vitis™ Model Composer ermöglicht die rasche Simulation, Erkundung und Codegenerierung von Algorithmen, die für Versal AI Engines aus der Simulink-Umgebung heraus konzipiert sind. Sie nutzen dazu die Bibliotheksblöcke der KI-Engine oder importieren Kernels und Datenfluss-Graphen als Blöcke in Vitis Model Composer. Das Verhalten der Kernels und Graphen steuern Sie dann durch Konfigurieren des Block-GUI-Parameters. Mithilfe des Tools können Sie außerdem ein Konzept mit einer Mischung aus KI-Engine und Blöcken mit programmierbarer Logik (HDL/HLS) modellieren und simulieren. Simulationsergebnisse stellen Sie dann grafisch dar, indem Sie Simulink-Blöcke für Quelle und Senke nahtlos mit KI-Engine-Blöcken von Vitis Model Composer verbinden. 

Bildzoom
AMD Vitis Simulink diagram
AMD Toolbox diagram

Vitis Model Composer bietet eine Reihe Performance-optimierter Blöcke für die Verwendung in der Simulink-Umgebung. Dazu gehören:

KI-Engine-Blöcke
  • Enthält eine Reihe komplexer KI-Engine-DSP-Bausteine für FIR, FFT, DDS und Mixer.
  • Enthält Blöcke zum Importieren von Kernels und Graphen, die auf den KI-Engine-Teil von Versal Chips ausgerichtet werden können.
HLS (wird auf PL ausgerichtet und generiert HLS-Code) 
  • Bietet vordefinierte Blöcke, die Funktionsblöcke für mathematische, lineare Algebra-, Logik- und bitweise Operationen enthalten
  • Block zum Importieren von HLS-Kernels, die auf den PL-Teil von Versal Chips ausgerichtet werden können.
HDL (wird auf PL ausgerichtet und generiert RTL-Code)
  • Blöcke zur Modellierung von Logik-, Mathematik- und DSP-Elementen und zur Synthese auf einem FPGA
  • Enthält einen FIR-Compiler-Block, der auf die dedizierten DSP48E1- und DSP48E2-Hardwaressourcen im Versal Konzept ausgerichtet ist
  • Blöcke, die die Verbindung zwischen der KI-Engine und dem AMD HDL-Blockset unterstützen.

Videos

Konzeptbeispiele

Konzeptbeispiele zur Verwendung von Vitis Model Composer-Blöcken
Beispiele für KI-Engines auf GitHub
Beispiele für programmierbare Logik (PL) + KI-Engine-Design

Tutorials zu GitHub

Zugriff auf Tutorials in der KI-Engine-Bibliothek, HLS und HDL

HLS-Bibliothek

Mithilfe dieser Tutorials lernen Sie die HLS-Bibliothek von Vitis Model Composer kennen, erstellen ein einfaches Konzept mit HLS-Blöcken und erfahren, welche Datentypen von Vitis Model Composer unterstützt werden.

Tutorials anzeigen

HDL-Bibliothek

Diese Tutorials zeigen Ihnen, wie Sie mithilfe der HDL-Bibliothek von Vitis Model Composer ein Konzept in Simulink® definieren und es anschließend zu einem FPGA synthetisieren. 

Tutorials anzeigen

Ressourcen

Fußnoten
  1. Basierend auf Tests am 10. August 2023 in 1.000 Designs der Vitis-Codebibliothek auf L2/L3 mit Vitis HLS Release 2023.2 gegenüber Vitis HLS 2023.1. Systemkonfiguration während des Tests: Intel Xeon E5-2690 v4 mit 2,6 GHz CPU, 256 GB RAM, RedHat Enterprise Linux 8.6. Die tatsächliche Performance kann abweichen. Systemhersteller wählen möglicherweise andere Konfigurationen, was zu anderen Ergebnissen führen kann. -VGL-04
  2. Die Benchmark-Tests wurden an allen 1208 C-Code-Designs der Vitis L1-Bibliothek mit Stand vom 12. Februar 2023 durchgeführt. Alle Designs wurden mit einem System mit 2P Intel Xeon E5-2690 CPUs mit CentOS Linux ausgeführt, SMT aktiviert, Turbo Boost deaktiviert. Die Hardwarekonfiguration hat der Erwartung nach keine Auswirkungen auf die Ergebnisse des Softwaretests. Die Ergebnisse können je nach Software- und Firmware-Einstellungen und -Konfigurationen variieren – VGL-03